初步
256K
X84256
μPort节电器EEPROM
描述
MPS
EEPROM
特点
高达10MHz的数据传输速率
25ns的读取时间
直接连接微处理器和
微控制器
-Eliminates I / O端口要求
-No界面胶合逻辑要求
-Eliminates需要并行到串行转换器
低功耗CMOS
-2.5V - 5.5V和5V ±10 ％版本
-Standby低于1μA的电流更小
-active电流小于3毫安
字节或页写能力
-64字节页写模式
典型的非易失性写周期时间： 2ms的
高可靠性
-1,000,000耐力周期
-Guaranteed数据保存：100年
小封装选项
-8 ， 16引脚SOIC封装
-14引脚TSSOP封装
-8引脚XBGA包
该μPort节电器回忆无需串行端口或特殊
CIAL硬件和连接到所述处理器的存储器总线。
更换单字节宽数据存储器中， μPort使用节电器
单字节宽，存储器控制功能，利用了一小部分
该电路板空间并消耗更少的功率。
更换串行存储器中， μPort节电器提供所有
串行连接的好处TS ，如低成本，低功耗，低电压
年龄和小封装尺寸，同时释放I / O进行
更重要的用途。
一个25ns的范围内μPort节电器内存输出数据
有源读出信号。这是小于所读取的访问时间
大多数主机和提供“无等待状态”的操作。
这可以防止在总线上的瓶颈。随着利率10
MHz时， μPort节电器提供的数据比要求快
大多数主机读周期特定网络阳离子。这消除
需要软件的NOP 。
该μPort节电器回忆了一行沟通
使用标准总线的一个序列中的数据总线的读
操作和写操作。这个“位串”接口允许
μPort节电器在8位运行良好， 16位， 32位和64位
系统。
一个写保护（ WP ）引脚防止意外写入
的存储器。
Xicor公司的EEPROM进行设计和测试应用
系统蒸发散需要延长的续航能力。固有的数据reten-
化大于100年。
框图
系统连接
P
C
DSP
ASIC
RISC
端口
保存
P0/CS
P1/CLK
P2/DI
P3/DO
A15
WP
内部框图
MPS
H.V. GENERATION
定时控制&
A0
D7
D0
OE
WE
CE
I / O
OE
WE
命令
解码
和
控制
逻辑
EEPROM
ARRAY
X
DEC
32K ×8
解码
数据寄存器
Xicor公司，公司1998年专利待定
4005 1 8/24/99 WW
1
特性如有变更，恕不另行通知
X84256
销刀豆网络gurations
附图是相同的比例，实际封装尺寸
以英寸所示：
8引脚SOIC
初步
引脚名称
I / O
CE
OE
WE
WP
V
CC
V
SS
NC
V CC
NC
NC
NC
NC
OE
WE
数据输入/输出
芯片使能输入
输出使能输入
写使能输入
写保护输入
电源电压
地
无连接
CE
I / O
WP
V
SS
1
2
3
4
8
7
6
5
V
CC
NC
OE
WE
14引脚TSSOP
CE
I / O
NC
NC
NC
WP
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
引脚说明
芯片使能（ CE ）
该芯片使能输入必须为低电平，使所有的读/
写操作。当CE为高电平时，芯片处于dese-
lected ，在I / O引脚处于高阻抗状态，
除非非易失性写入操作过程中，系统
装置处于待机电源模式。
输出使能（ OE ）
输出使能输入必须为低电平，使输出
把缓冲液和从在I / O线上的设备中读取的数据。
写使能（ WE）
写使能输入必须为低电平写入任何数据
或指令序列的装置。
数据输入/输出（ I / O）
数据和命令序列连续写入或
从设备通过I / O引脚串行读。
写保护（ WP ）
当写保护输入端为低电平，非易失性写入
该设备被禁用。当WP为高电平时，所有的功能，
包括非易失性写入，正常运行。如果nonvol-
atile写周期正在进行中， WP变低会
在周期无影响已经开始，但会抑制
任何额外的非易失性写周期。
设备操作
该X84256串行EEPROM被设计成连接
直接与大多数微处理器总线。标准的CE认证，
OE和WE信号控制读写操作
系统蒸发散，和一个单一的升/ O线，用于发送和接收
数据和串行命令。
8引脚XBGA
V
CC
NC
WE
OE
1
2
3
4
X84256
8
7
6
5
I / O
CE
V
SS
WP
16引脚SOIC
CE
I / O
NC
NC
NC
NC
WP
VSS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V CC
NC
NC
NC
NC
NC
OE
WE
2
X84256
数据时序
在L / O线上的数据输入锁存的上升沿
无论是WE或CE ，以先到为准科幻RST 。在数据输出
在L / O线，只要是活跃既OE和CE低。
应注意，以确保我们和OE是
永远都为低，而CE为低电平。
阅读顺序
读序列由发送一个16位地址
随后数据读出串联。的地址是
书面发出16个独立的写周期（ WE和CE
低，OE为高电平） ，而无需与读周期的部分
在写周期。该地址被连续地送出，最显Fi的
着有点科幻首先，在I / O线。需要注意的是，这种序列是
完全静态的，没有特殊的定时限制，并且
处理器可以自由地在总线上执行其它任务而当时─
以往的设备CE引脚为高电平。一旦16个地址
位被发送，一个字节的数据可以通过读取在I / O线上
发卡8个独立的读周期（ OE和CE较低，我们
HIGH ） 。在这一点，写“1”将终止读
序列，并进入低功耗待机状态，其它 -
聪明的设备将进一步等待读取顺序
阅读模式。
顺序读取
字节地址自动递增到
每个数据字节后下一个较高地址被读出。该
在接下来的地址存储在存储器中的数据可以是
通过继续发出读周期依次读出。
当阵列中的最高地址为止，该
地址计数器翻转到地址$ 0000阅读
可以继续不知疲倦网络奈特雷。
复位过程
初步
复位序列复位装置，并设置一个跨
最终写使能锁存器。复位序列可以随时发送
任何时间通过执行一个读出/写入“ 0”/读操作
（参见图1和图2）。这打破了多个读写
这通常是用来进行读操作周期序列或
写入部分。复位序列可以在任何可以使用
时间中断或结束连续读或页面加载。
只要写“0”周期完成时，部分是
复位（除非非易失性写周期正在进行中） 。该
第二读周期在该序列中，和任何进一步读
次，将读取一个高高的L / O引脚，直到一个有效的读
序列（包括地址）发出。该
必须在两者的开始发出复位序列
读写顺序，以确保该设备启动
这些操作正常。
写序
一种非易失性写入序列由发送一个复位
序列，一个16位的地址，最多64个字节的数据，并
那么一个特殊的“启动非易失性写周期”命令
序列。
复位序列发网络连接第一个（如在所描述的
复位序列部分）设置一个内部写使能
锁存器。该地址是由发卡16串行写入
单独的写周期（ WE和CE为低， OE高）到
没有任何部分读取写入之间的周期。该
地址串行发送，最显着的一点科幻首先，在
L / O引脚。多达64字节的数据被写入通过发出一个
多8个写周期。再次，没有读出周期是
写操作之间允许的。
CE
OE
WE
I / O （ IN）
"0"
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2
A1 A0
I / O （输出）
RESET
当访问： X84256数组： A15 = 0
D7 D6 D5 D4 D3 D2 D1 D0
加载地址
读数据
图1.读序列
3
X84256
初步
CE
OE
WE
I / O （ IN）
"0"
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
D7 D6 D5 D4 D3 D2 D1 D0
"1"
"0"
I / O （输出）
RESET
当访问：
X84256数组： A15 = 0
加载地址
LOAD DATA
开始
非易失性
写
图2.写序
非易失性写周期发出一个特殊发起
读/写“1”/读序列。该网络第一个读周期结束
页面加载，然后写“1 ”，后面的读取启动
非易失性写周期。该设备可识别64
字节的页面（例如，开始在地址XXXXXXXXX
000000为X84256 ） 。
当将数据发送到所述部分，试图超过
页面上的地址将导致地址
反“包装，围绕”上的的第一个网络地址
页，数据加载可以继续。为此原因，
发送大于512个连续数据位，将导致在
覆盖以前的数据。
非易失性写周期，如果部分或低能不会启动
完整的写序列发出。内部写使能
锁存器复位时，非易失性写周期的COM
完成并且一个无效的写操作后，以防止意外
写道。注意，该序列是完全静态的，没有spe-
CIAL时间限制。该处理器可以自由地执行
总线上的其他任务，只要芯片使能引脚
（ CE ）为高。
非易失性写状态
的非易失性写周期中的状态可以被确定
在任何时候，只需读取L / O引脚的状态
该设备。该引脚读时OE和CE是LOW
和WE为高电平。在非易失性写周期第l / O
销为低。当非易失性写周期完成时，
在L / O引脚变为高电平。复位序列，也可以是
在一个非易失性写周期具有相同发行
4
结果： I / O是低电平，只要非易失性写周期是
在进步，和L / O为高非易失性写的时候
周期就完成了。
低功耗工作
该器件进入空闲状态，其中提请最小
当前时：
- 一个非法程序被输入。下面是
比较常见的非法序列：
- 读取/写入/写任何时间
- 读取/写入'1' ，当写地址或令状
荷兰国际集团的数据。
符号表
波形
输入
必须是
稳定
可能改变
从低到
高
可能改变
从高到
低
不在乎：
变化
允许
不适用
输出
会
稳定
将改变
从低到
高
将改变
从高到
低
更改：
状态不
已知
中线
是高
阻抗
X84256
-Write '1' ，当读取数据
- 读取/读/写' 1'-后的数据写入装置，
但进入NV写序列之前。
-The设备启动阶段;
-a非易失性写操作完成。
而连续读取数据过程中，该装置保持
在活跃状态。这种状态下绘制比当前更多
空闲状态，但并不像在读出本身。去
回到最低功耗状态，无效的条件是
通过写入“1”的读操作的最后一个位后创建。
写保护
下面的电路已被包括在内，以防止
意外的非易失性写：
- 一个特殊的“启动非易失性写”命令序列
需要启动一个非易失性写周期。
绝对最大额定值*
偏压下的温度...................... -65 ° C至+ 135°C的
存储温度........................... -65 ° C至+ 150°C
与端电压
对于V
SS
.......................................- 1V至+ 7V
直流输出电流............................................... .... 5毫安
引线温度（焊接， 10秒） .......... 300℃
初步
推荐工作条件
温度
广告
产业
军事
分钟。
0°C
–40°C
–55°C
马克斯。
+70°C
+85°C
+125°C
* COMMENT
注意，超出上述绝对最大的“上市
“，可能对器件造成永久性损坏。
这是一个额定值只和功能操作
该设备在这些或以上的任何其他条件的
在此试样的业务部门的指示
科幻阳离子是不是暗示。暴露在绝对最大
额定值条件下工作会影响器件
可靠性。
电源电压
X84256
X84256 – 2.5
X84256 – 1.8
范围
5V
±
10%
2.5V至5.5V
1.8V至3.6V
直流工作特性（V
CC
= 5V
±
10%)
（在推荐的工作条件，除非另有规定编）
范围
符号
I
CC1
I
CC2
I
SB1
I
LI
I
LO
V
lL
(1)
V
IH
(1)
V
OL
V
OH
参数
V
CC
电源电流（读出）
V
CC
电源电流（写）
V
CC
待机电流
输入漏电流
输出漏电流
输入低电压
输入高电压
输出低电压
输出高电压
分钟。
马克斯。
1
3
1
10
10
单位
mA
mA
A
A
A
V
V
V
V
测试条件
OE = V
IL
我们= V
IH
,
I / O =打开， CE时钟@ 10MHz的
I
CC
在非易失性写周期
所有输入的CMOS电平
CE = V
CC
，其它输入= V
CC
或V
SS
V
IN
= V
SS
到V
CC
V
OUT
= V
SS
到V
CC
–0.5
V
CC
x 0.7
V
CC
x 0.3
V
CC
+ 0.5
0.4
I
OL
= 2.1毫安
I
OH
= -1mA
V
CC
– 0.8
注意事项：
(1) V
IL
分钟。和V
IH
最大。仅供参考，未经测试。
5
初步
256K
X84256
μPort节电器EEPROM
描述
MPS
EEPROM
特点
高达10MHz的数据传输速率
25ns的读取时间
直接连接微处理器和
微控制器
-Eliminates I / O端口要求
-No界面胶合逻辑要求
-Eliminates需要并行到串行转换器
低功耗CMOS
-2.5V - 5.5V和5V ±10 ％版本
-Standby低于1μA的电流更小
-active电流小于3毫安
字节或页写能力
-64字节页写模式
典型的非易失性写周期时间： 2ms的
高可靠性
-1,000,000耐力周期
-Guaranteed数据保存：100年
小封装选项
-8 ， 16引脚SOIC封装
-14引脚TSSOP封装
-8引脚XBGA包
该μPort节电器回忆无需串行端口或特殊
CIAL硬件和连接到所述处理器的存储器总线。
更换单字节宽数据存储器中， μPort使用节电器
单字节宽，存储器控制功能，利用了一小部分
该电路板空间并消耗更少的功率。
更换串行存储器中， μPort节电器提供所有
串行连接的好处TS ，如低成本，低功耗，低电压
年龄和小封装尺寸，同时释放I / O进行
更重要的用途。
一个25ns的范围内μPort节电器内存输出数据
有源读出信号。这是小于所读取的访问时间
大多数主机和提供“无等待状态”的操作。
这可以防止在总线上的瓶颈。随着利率10
MHz时， μPort节电器提供的数据比要求快
大多数主机读周期特定网络阳离子。这消除
需要软件的NOP 。
该μPort节电器回忆了一行沟通
使用标准总线的一个序列中的数据总线的读
操作和写操作。这个“位串”接口允许
μPort节电器在8位运行良好， 16位， 32位和64位
系统。
一个写保护（ WP ）引脚防止意外写入
的存储器。
Xicor公司的EEPROM进行设计和测试应用
系统蒸发散需要延长的续航能力。固有的数据reten-
化大于100年。
框图
系统连接
P
C
DSP
ASIC
RISC
端口
保存
P0/CS
P1/CLK
P2/DI
P3/DO
A15
WP
内部框图
MPS
H.V. GENERATION
定时控制&
A0
D7
D0
OE
WE
CE
I / O
OE
WE
命令
解码
和
控制
逻辑
EEPROM
ARRAY
X
DEC
32K ×8
解码
数据寄存器
Xicor公司，公司1998年专利待定
4005 1 8/24/99 WW
1
特性如有变更，恕不另行通知
X84256
销刀豆网络gurations
附图是相同的比例，实际封装尺寸
以英寸所示：
8引脚SOIC
初步
引脚名称
I / O
CE
OE
WE
WP
V
CC
V
SS
NC
V CC
NC
NC
NC
NC
OE
WE
数据输入/输出
芯片使能输入
输出使能输入
写使能输入
写保护输入
电源电压
地
无连接
CE
I / O
WP
V
SS
1
2
3
4
8
7
6
5
V
CC
NC
OE
WE
14引脚TSSOP
CE
I / O
NC
NC
NC
WP
VSS
1
2
3
4
5
6
7
14
13
12
11
10
9
8
引脚说明
芯片使能（ CE ）
该芯片使能输入必须为低电平，使所有的读/
写操作。当CE为高电平时，芯片处于dese-
lected ，在I / O引脚处于高阻抗状态，
除非非易失性写入操作过程中，系统
装置处于待机电源模式。
输出使能（ OE ）
输出使能输入必须为低电平，使输出
把缓冲液和从在I / O线上的设备中读取的数据。
写使能（ WE）
写使能输入必须为低电平写入任何数据
或指令序列的装置。
数据输入/输出（ I / O）
数据和命令序列连续写入或
从设备通过I / O引脚串行读。
写保护（ WP ）
当写保护输入端为低电平，非易失性写入
该设备被禁用。当WP为高电平时，所有的功能，
包括非易失性写入，正常运行。如果nonvol-
atile写周期正在进行中， WP变低会
在周期无影响已经开始，但会抑制
任何额外的非易失性写周期。
设备操作
该X84256串行EEPROM被设计成连接
直接与大多数微处理器总线。标准的CE认证，
OE和WE信号控制读写操作
系统蒸发散，和一个单一的升/ O线，用于发送和接收
数据和串行命令。
8引脚XBGA
V
CC
NC
WE
OE
1
2
3
4
X84256
8
7
6
5
I / O
CE
V
SS
WP
16引脚SOIC
CE
I / O
NC
NC
NC
NC
WP
VSS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V CC
NC
NC
NC
NC
NC
OE
WE
2
X84256
数据时序
在L / O线上的数据输入锁存的上升沿
无论是WE或CE ，以先到为准科幻RST 。在数据输出
在L / O线，只要是活跃既OE和CE低。
应注意，以确保我们和OE是
永远都为低，而CE为低电平。
阅读顺序
读序列由发送一个16位地址
随后数据读出串联。的地址是
书面发出16个独立的写周期（ WE和CE
低，OE为高电平） ，而无需与读周期的部分
在写周期。该地址被连续地送出，最显Fi的
着有点科幻首先，在I / O线。需要注意的是，这种序列是
完全静态的，没有特殊的定时限制，并且
处理器可以自由地在总线上执行其它任务而当时─
以往的设备CE引脚为高电平。一旦16个地址
位被发送，一个字节的数据可以通过读取在I / O线上
发卡8个独立的读周期（ OE和CE较低，我们
HIGH ） 。在这一点，写“1”将终止读
序列，并进入低功耗待机状态，其它 -
聪明的设备将进一步等待读取顺序
阅读模式。
顺序读取
字节地址自动递增到
每个数据字节后下一个较高地址被读出。该
在接下来的地址存储在存储器中的数据可以是
通过继续发出读周期依次读出。
当阵列中的最高地址为止，该
地址计数器翻转到地址$ 0000阅读
可以继续不知疲倦网络奈特雷。
复位过程
初步
复位序列复位装置，并设置一个跨
最终写使能锁存器。复位序列可以随时发送
任何时间通过执行一个读出/写入“ 0”/读操作
（参见图1和图2）。这打破了多个读写
这通常是用来进行读操作周期序列或
写入部分。复位序列可以在任何可以使用
时间中断或结束连续读或页面加载。
只要写“0”周期完成时，部分是
复位（除非非易失性写周期正在进行中） 。该
第二读周期在该序列中，和任何进一步读
次，将读取一个高高的L / O引脚，直到一个有效的读
序列（包括地址）发出。该
必须在两者的开始发出复位序列
读写顺序，以确保该设备启动
这些操作正常。
写序
一种非易失性写入序列由发送一个复位
序列，一个16位的地址，最多64个字节的数据，并
那么一个特殊的“启动非易失性写周期”命令
序列。
复位序列发网络连接第一个（如在所描述的
复位序列部分）设置一个内部写使能
锁存器。该地址是由发卡16串行写入
单独的写周期（ WE和CE为低， OE高）到
没有任何部分读取写入之间的周期。该
地址串行发送，最显着的一点科幻首先，在
L / O引脚。多达64字节的数据被写入通过发出一个
多8个写周期。再次，没有读出周期是
写操作之间允许的。
CE
OE
WE
I / O （ IN）
"0"
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2
A1 A0
I / O （输出）
RESET
当访问： X84256数组： A15 = 0
D7 D6 D5 D4 D3 D2 D1 D0
加载地址
读数据
图1.读序列
3
X84256
初步
CE
OE
WE
I / O （ IN）
"0"
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
D7 D6 D5 D4 D3 D2 D1 D0
"1"
"0"
I / O （输出）
RESET
当访问：
X84256数组： A15 = 0
加载地址
LOAD DATA
开始
非易失性
写
图2.写序
非易失性写周期发出一个特殊发起
读/写“1”/读序列。该网络第一个读周期结束
页面加载，然后写“1 ”，后面的读取启动
非易失性写周期。该设备可识别64
字节的页面（例如，开始在地址XXXXXXXXX
000000为X84256 ） 。
当将数据发送到所述部分，试图超过
页面上的地址将导致地址
反“包装，围绕”上的的第一个网络地址
页，数据加载可以继续。为此原因，
发送大于512个连续数据位，将导致在
覆盖以前的数据。
非易失性写周期，如果部分或低能不会启动
完整的写序列发出。内部写使能
锁存器复位时，非易失性写周期的COM
完成并且一个无效的写操作后，以防止意外
写道。注意，该序列是完全静态的，没有spe-
CIAL时间限制。该处理器可以自由地执行
总线上的其他任务，只要芯片使能引脚
（ CE ）为高。
非易失性写状态
的非易失性写周期中的状态可以被确定
在任何时候，只需读取L / O引脚的状态
该设备。该引脚读时OE和CE是LOW
和WE为高电平。在非易失性写周期第l / O
销为低。当非易失性写周期完成时，
在L / O引脚变为高电平。复位序列，也可以是
在一个非易失性写周期具有相同发行
4
结果： I / O是低电平，只要非易失性写周期是
在进步，和L / O为高非易失性写的时候
周期就完成了。
低功耗工作
该器件进入空闲状态，其中提请最小
当前时：
- 一个非法程序被输入。下面是
比较常见的非法序列：
- 读取/写入/写任何时间
- 读取/写入'1' ，当写地址或令状
荷兰国际集团的数据。
符号表
波形
输入
必须是
稳定
可能改变
从低到
高
可能改变
从高到
低
不在乎：
变化
允许
不适用
输出
会
稳定
将改变
从低到
高
将改变
从高到
低
更改：
状态不
已知
中线
是高
阻抗
X84256
-Write '1' ，当读取数据
- 读取/读/写' 1'-后的数据写入装置，
但进入NV写序列之前。
-The设备启动阶段;
-a非易失性写操作完成。
而连续读取数据过程中，该装置保持
在活跃状态。这种状态下绘制比当前更多
空闲状态，但并不像在读出本身。去
回到最低功耗状态，无效的条件是
通过写入“1”的读操作的最后一个位后创建。
写保护
下面的电路已被包括在内，以防止
意外的非易失性写：
- 一个特殊的“启动非易失性写”命令序列
需要启动一个非易失性写周期。
绝对最大额定值*
偏压下的温度...................... -65 ° C至+ 135°C的
存储温度........................... -65 ° C至+ 150°C
与端电压
对于V
SS
.......................................- 1V至+ 7V
直流输出电流............................................... .... 5毫安
引线温度（焊接， 10秒） .......... 300℃
初步
推荐工作条件
温度
广告
产业
军事
分钟。
0°C
–40°C
–55°C
马克斯。
+70°C
+85°C
+125°C
* COMMENT
注意，超出上述绝对最大的“上市
“，可能对器件造成永久性损坏。
这是一个额定值只和功能操作
该设备在这些或以上的任何其他条件的
在此试样的业务部门的指示
科幻阳离子是不是暗示。暴露在绝对最大
额定值条件下工作会影响器件
可靠性。
电源电压
X84256
X84256 – 2.5
X84256 – 1.8
范围
5V
±
10%
2.5V至5.5V
1.8V至3.6V
直流工作特性（V
CC
= 5V
±
10%)
（在推荐的工作条件，除非另有规定编）
范围
符号
I
CC1
I
CC2
I
SB1
I
LI
I
LO
V
lL
(1)
V
IH
(1)
V
OL
V
OH
参数
V
CC
电源电流（读出）
V
CC
电源电流（写）
V
CC
待机电流
输入漏电流
输出漏电流
输入低电压
输入高电压
输出低电压
输出高电压
分钟。
马克斯。
1
3
1
10
10
单位
mA
mA
A
A
A
V
V
V
V
测试条件
OE = V
IL
我们= V
IH
,
I / O =打开， CE时钟@ 10MHz的
I
CC
在非易失性写周期
所有输入的CMOS电平
CE = V
CC
，其它输入= V
CC
或V
SS
V
IN
= V
SS
到V
CC
V
OUT
= V
SS
到V
CC
–0.5
V
CC
x 0.7
V
CC
x 0.3
V
CC
+ 0.5
0.4
I
OL
= 2.1毫安
I
OH
= -1mA
V
CC
– 0.8
注意事项：
(1) V
IL
分钟。和V
IH
最大。仅供参考，未经测试。
5
QQ：2881677436 复制
