X80200, X80201, X80202, X80203, X80204
数据表
2005年1月21日
FN8154.0
电源排序器与电
系统监控
该X80200电源定序器提供了一种灵活的方法
用于处理难以系统上电条件。该
X80200包括最多三个电压源的控制和
可以级联，以控制更多的物资。该装置
包含独立的欠压锁定每个
控制电压。
这三个电压控制电路允许测序
主要的，核心和I / O电压。内核和I / O电源
与一个比较器或一个定时器，允许一个连接在一起的
这两个设备之间的紧耦合。测序
可以是基于或基于时间的任一电压。
该X80200包含独立的电荷泵控制
外部N沟道功率场效应管为每个供应。该
电荷泵提供高栅极控制电压
所需的FET开关的高效运行。
该X80200接通一次电压到系统
当电压源是稳定的。这主要FET开关
开启可延迟一个外部RC电路。对于
次级电压源，该装置具有一个内置的“核 -
向上的第一和芯 - 下 - 最后一个“顺序逻辑，这是理想
为高性能处理器，DSP及ASIC 。
串行总线可以被用于监控状态或关闭
每个外部电源开关。该X80200有3个
从地址位，允许多达8个设备连接
在同一总线。
特点
序列三个电压电源独立
- 核心逻辑和I / O VCC电源定序处理器
耗材
- 上电和断电控制
- 电压监测器具有欠压锁定
- 内部电荷泵驱动外部N沟道场效应晶体管
开关
- 级联测序超过3用品
- 基于时间或基于电压的测序
状态寄存器位监控门的输出状态
SMBus兼容接口
从站地址识别多达8电源排序器
（ 24用品）在同一总线上
表面贴装20引脚TSSOP封装
应用
分布式电源设计
多电压系统
多处理器系统
嵌入式处理器应用
数字信号处理器，FPGA的ASIC，存储器
控制器
N + 1冗余电源
支持SSI - 服务器系统架构
特定网络阳离子
-48V热插拔电源背板/分销
卡插入检测和电源
引脚
20 Ld的TSSOP
顶视图
SETV
REF
A0
GND
A1
A2
NC
SDA
SCL
准备
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VDDL
VDDM
VDDH
VFB
DNC
GATE_M
GATE_H
GATE_L
ENS
GATEH_EN
电源排序DC- DC电源
数据总线电源接口技术
自定义工业电源背板
其他：自动测试设备，数据采集，海量存储，服务器，
数据通信，无线基站
订购信息
产品型号
X80200V20I
X80201V20I
X80202V20I
X80203V20I
X80204V20I
UVLO
H
4.5
4.5
3.0
3.0
3.0
UVLO
M
3.0
2.25
2.25
2.25
0.9
UVLO
L
0.9
0.9
1.7
0.9
0.9
包
TSSOP
TSSOP
TSSOP
TSSOP
TSSOP
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005.版权所有
提及的所有其他商标均为其各自所有者的财产。
X80200, X80201, X80202, X80203, X80204
工作原理图
VDDH
18
VFB
17
DNC
16
GATE_M
15
收费
PUMP_M
OSC
顺序
延迟
逻辑
收费
PUMP_H
收费
PUMP_L
12 ENS
CORE - UP- FIRST
CORE - DOWN- LAST
11 GATEH_EN
10 READY
A0 3
2-WIRE
接口
状态寄存器
远程关机注册
9 SCL
4
GND
5
A1
6
A2
7
NC
8
SDA
GATE_H
14
13 GATE_L
UVLO
H
VDDM 19
VDDL 20
SETV 1
REF 2
UVLO
M
UVLO
L
+
–
引脚说明
针
1
2
名字
SETV
REF
描述
设定电压。该引脚用于供应VDDM和VDDL基于电压电源排序。
如果未使用的连接到地面。
基准电压。该引脚用于基于电压的排序。该引脚上的电压进行比较的电压
VFB引脚提供了门槛又将对GATE_M输出。无论是电压源或外部电阻分压器可
可用于提供参考。如果基于时间序列使用该引脚应连接到VDDH 。
从地址引脚分配。它有一个内部下拉电阻。 （ >10MΩ典型值）
电压接地。
从地址引脚分配。它有一个内部下拉电阻。 （ >10MΩ典型值）
从地址引脚分配。它有一个内部下拉电阻。 （ >10MΩ典型值）
没有内部连接。
串行总线的数据输入/输出引脚。
串行总线时钟输入引脚。
READY输出引脚：此漏极开路输出引脚变为低电平，而VDDH低于UVLO
H
并保持低电平对于T
PURST
后
VDDH必须高于UVLO
H
。 READY变为吨后高
PURST
.
3
4
5
6
7
8
9
10
11
A0
GND
A1
A2
NC
SDA
SCL
准备
GATEH_EN GATE_H启用。当该引脚为高电平而VDDH > UVLO
H
该GATE_H销的电荷泵接通和输出
驱动高。当该引脚为低电平时，电荷泵被禁止， GATE_H输出为低电平。一个外部的RC时间延迟
可连接的使能信号，该管脚以延迟GATE_H打开之间。
ENS
GATE_L
GATE_H
GATE_M
DNC
VFB
VDDH
VDDM
VDDL
启用序列。该引脚用于供应VDDM和VDDL基于时间的电源排序。如果不使用，连接到地面。
GATE_L输出，该输出端连接到的（外部）电源开关为“L”的栅极。该GATE_L引脚驱动为高电平时，
电荷泵L被启用，并且拉低当电荷泵处于关闭状态。
GATE_H输出，该输出被连接到一个（外部）电源开关为“H”的栅极。该GATE_H引脚驱动为高电平时，
电荷泵H被启用，并且拉低当电荷泵处于关闭状态。
GATE_M输出，该输出被连接到一个（外部）电源开关的“M”的栅极。该GATE_M引脚驱动为高电平时，
电荷泵M被启用，并且拉低当电荷泵处于关闭状态。
不要连接（必须悬空） 。
电压反馈引脚。该输入引脚用于基于电压的电源排序监测以前的水平turned-
供应。如果不使用，连接到地面。
主电源电压（通常为5V ） 。
监测电源电压“M”的输入。
监测电源电压“L”的输入。
12
13
14
15
16
17
18
19
20
2
FN8154.0
X80200, X80201, X80202, X80203, X80204
绝对最大额定值
在偏压温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 65 ° C至+ 135°C的
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 65 ° C至+ 150°C
电压给定引脚（电源排序功能） ：
所有V
DD
销。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .7V
推荐工作条件
温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40 ° C至85°C
最大的铅温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个应力只评级和操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。
上电顺序控制电路
在推荐的工作条件，除非另有说明
符号
参数
测试条件
民
典型值
最大
单位
直流特性 - 欠压锁定比较器
V
DDH
V
DDM
V
DDL
I
DDH
I
DDH
UVLO
H
电源工作范围
电源工作范围
电源工作范围
电源电流
电源电流
欠压锁定为VDDH
X80200
X80201
X80202
X80203
X80204
UVLO
M
欠压锁定为VDDM
X80200
X80201
X80202
X80203
X80204
UVLO
L
欠压锁定为VDDL
X80200
X80201
X80202
X80203
X80204
V
HYS
UVLO
H， M，L
比较器迟滞
0.875
0.875
1.65
0.875
0.875
0.9
0.9
1.7
0.9
0.9
30
0.925
0.925
1.75
0.925
0.925
V
V
V
V
V
mV
2.2
2.2
2.2
2.2
0.875
3.0
2.25
2.25
2.25
0.9
3.05
2.3
2.3
2.3
0.925
V
V
V
V
V
4.425
4.425
2.95
2.95
2.95
4.5
4.5
3.0
3.0
3.0
4.575
4.575
3.05
3.05
3.05
V
V
V
V
V
V
DDH
= 5.5V
V
DDH
= 3.1V
3.05
0.95
0.95
2.5
200
5.5
5.5
5.5
V
V
V
mA
A
直流特性 - 盖茨及其他
V
IH
V
IL
V
OL
电压输入有效的为高
ENS ， SETV ， GATEH_EN
电压输入有效的低
ENS ， SETV ， GATEH_EN
输出低电压
（ SDA ， READY ）
VDDH X
0.7
-0.5
VDDH + 0.5
VDDH ×0.3
0.4
V
V
V
3
FN8154.0
X80200, X80201, X80202, X80203, X80204
上电顺序控制电路
在推荐的工作条件，除非另有说明
（续）
符号
V
GATE_ON
参数
GATE_H ， GATE_M
GATE_L
GATE_H ， GATE_M
GATE_L
V
GATE_OFF
I
GATE_ON
I
GATE_OFF
栅极电压驱动器（ OFF ）的GATE_H ，
GATE_M ， GATE_L
栅电流驱动（ON ）为GATE_H ，
GATE_M ， GATE_L
门灌入电流驱动器（ OFF）的
GATE_H ， GATE_M ， GATE_L
（注1 ）
V
DDH
= 5.5V, V
DDM
= 0V,
V
DDL
= 0V ， GATEH_EN = 0，
GATE_H = 5.5 ， GATE_L = 5.5 ，
GATE_M = 5.5 （注1 ）
（注1 ） 25℃
V
DDH
= 3.1V
测试条件
V
DDH
= 5.5V
民
9.0
7.0
7.0
6.0
0
20
9
35
10
典型值
10
8
8
7.0
最大
11.0
9.0
9.0
8.0
0.1
45
11
V
A
mA
V
单位
V
V
HYST
VFB比较
15
20
25
mV
AC特性
t
PURST
延迟READY输出
（ READY输出延迟VDDH升高后
高于UVLO
H
)
V
DDH
= 5.5V
V
DDH
= 3.1V
V
DDH
= 5.5V ，C
门
= 0
V
DDH
= 3.1V ，C
门
= 0
t
DELAY_DOWN
V
DDH
= 5.5V
V
DDH
= 3.1V
t
关闭
GATE_H ， GATE_M ， GATE_L
打开-O FF时间
GATE_H ， GATE_M ， GATE_L
开启时间
V
DDH
上升时间
V
DDH
下降时间
V
DDH
= 5.5V ， （注1 ）
V
DDH
= 3.1V ， （注1 ）
V
DDH
= 5.5V ， （注1 ）
V
DDH
= 3.1V ， （注1 ）
（注1 ）
（注1 ）
0.5
2
1.0
1.0
0.6
700
800
600
10
12
40
750
15
80
900
6
900
6
40
80
0.7
5
s
ms
s
ms
s
s
ms
ms
s
s
ms
t
DELAY_UP
t
ON
t
R
t
F
VDDH
t
R
t
F
GATE_L
t
DELAY_UP
t
DELAY_DOWN
GATE_M
GATE_H ， M，L
t
ON
t
关闭
UVLO
H
VDDH
t
PURST
准备
4
FN8154.0
X80200, X80201, X80202, X80203, X80204
串行总线接口电气特性
符号
V
IL
V
IH
V
OL
C
公共汽车
参数
信号输入低电压
信号输入高电压
信号输出低电压
每个总线段容性负载
（注1 ） ，我
上拉
≥
4mA
（注1 ）
2.0
0.4
400
测试条件
民
最大
0.8
单位
V
V
V
pF
电容
符号
C
OUT
C
IN
注意：
1.
根据设备特性保证。
参数
输出电容（ SDA ）
输入电容（ SCL ）
测试条件
V
OUT
= 0V ， （注1 ）
V
IN
= 0V ， （注1 ）
最大
8
6
单位
pF
pF
相当于AC输出负载电路
VDDH = 5V
VDDH
2.06k
SDA ， READY
30pF
AC测试条件
输入脉冲电平
输入上升和下降时间
输入和输出时序水平
输出负载
V
CC
X 0.1 V
CC
x 0.9
10ns
V
CC
x 0.5
标准输出负载
符号图
波形
输入
必须是
稳定
可能改变
从低
到HIGH
可能改变
从高
以LOW
不在乎：
变化
允许
不适用
输出
会
稳定
将改变
从低
到HIGH
将改变
从高
以LOW
更改：
状态不
已知
中线
是高
阻抗
5
FN8154.0
QQ：2881677436 复制
