X4323, X4325
32K ，4K ×8位
数据表
2005年3月29日
FN8122.0
CPU监控器， 32K EEPROM
特点
可选的看门狗定时器
低V
CC
检测和复位断言
- 四个标准的复位阈值电压
- 调整低V
CC
使用复位阈值电压
特殊的编程序列
- 复位信号有效到V
CC
= 1V
低功耗CMOS
- ＆ LT ;最大20μA的待机电流，在看门狗
- ＆ LT ; 1μA待机电流，看门狗关闭
-3mA有功电流
EEPROM的 32K位
-64字节页写模式
- 自定时写周期
-5ms写周期时间（典型值）
内置无意写保护
- 电源升/掉电保护电路
嵌段锁（1， 2，4， 8页，所有，没有）
400kHz的2线接口
2.7V至5.5V电源工作
可用的软件包
-8引脚SOIC
-8引脚TSSOP
描述
在X4323 / 5 ，将四个常用功能，电源 -
上电复位控制，看门狗定时器，电源电压
监督，并且在一个封装的串行EEPROM存储器
年龄。该组合降低了系统成本，减少
电路板空间要求，并提高了可靠性。
通电的设备激活上电
复位电路持有RESET / RESET信号的
一段时间。这允许电源和振荡器
器，以稳定之前，处理器可以执行代码。
看门狗定时器提供了一个独立的保护
化机制的微控制器。当微
控制器无法可选择的时间内重新启动定时器
超时间隔时，设备激活RESET /复位
信号。用户从三个预设选择间隔
值。一旦选定，该间隔不变化，
即使重新上电。
该器件的低V
CC
检测电路保护
用户从低电压条件下的系统，复位
系统当V
CC
下降到低于设定的最小V
CC
旅
点。 RESET / RESET是断言，直到V
CC
返回到
正确的操作水平和稳定。四大产业
标准的V
旅
阈值是可用的，但是，间
SIL独特的电路允许的门槛要重现
编程，以满足定制要求，或到FI NE-调
门槛要求较高的精密应用。
框图
看门狗转型
探测器
WP
数据
注册
命令
解码&
控制
逻辑
V
CC
门槛
复位逻辑
块锁控制
保护逻辑
状态
注册
EEPROM阵列
RESET （ X4323 ）
RESET （ X4325 ）
看门狗
定时器的复位
SDA
SCL
S0
S1
重置&
看门狗
时基
4kb
V
CC
V
旅
+
-
上电和
低电压
RESET
GENERATION
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-352-6832
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005.版权所有
提及的所有其他商标均为其各自所有者的财产。
X4323, X4325
引脚配置
8引脚SOIC JEDEC
S
0
S
1
RST / RST
V
SS
1
2
3
4
8
7
6
5
V
CC
WP
SCL
SDA
8引脚TSSOP
WP
V
CC
S
0
S
1
1
2
3
4
8
7
6
5
SCL
SDA
V
SS
RST / RST
引脚功能
针
（ SOIC ）
1
2
3
针
（ TSSOP ）
3
4
5
名字
S
0
S
1
复位/
设备选择输入
设备选择输入
功能
RESET
复位输出。
RESET / RESET是一个活跃的低/高，开漏输出，
变为有效，每当V
CC
低于最小V
CC
层次感。它仍将AC-
略去直至V
CC
上升到高于最小V
CC
层次感的250毫秒。 RESET / RESET
变为有效，如果看门狗定时器使能和SDA保持为高电平或低电平
比选择看门狗超时周期较长。下降沿的SDA ，而
SCL为高电平时，复位看门狗定时器。 RESET / RESET变为有效上电上调
电和保持有效250ms的供电稳定后。
地
串行数据。
SDA是用于将数据传输进和流出DE-一个双向引脚
副。它有一个漏极开路输出，可以有线或运算与其它漏极开路或
集电极开路输出。该引脚需要一个上拉电阻和输入缓冲器是AL-
如何有效（不选通） 。
看门狗输入。
一个高电平到低电平的跳变的SDA （当SCL为高电平）重新启动
看门狗定时器。由于没有高到监视范围内低的跳变
超时周期导致RESET / RESET去激活。
串行时钟。
串行时钟控制数据输入和输出的串行总线时序。
写保护。
配合使用WPEN位可湿性粉剂高阻止写入
控制寄存器。
电源电压
4
5
6
7
V
SS
SDA
6
7
8
8
1
2
SCL
WP
V
CC
2
FN8122.0
2005年3月29日
X4323, X4325
操作原理
上电复位
/ 5激活电源X4323的应用
上电复位电路，拉RESET / RESET
引脚有效。这个信号提供了几个好处。
- 它可以防止系统微处理器启动
操作与insuf网络cient电压。
- 它可以防止处理器运行前向台站
bilization振荡器。
- 它可以让时间FPGA来下载它的配置网络连接gura-
用前，该电路的初始化。
- 它可以防止通信的EEPROM ，大大
减少在上电时的数据损坏的可能性。
当V
CC
超过该设备V
旅
阈值
为
200ms
（标称）
该
电路
发布
RESET / RESET使系统开始运转。
低电压监测
在操作期间， X4323 / 5监测在V
CC
水平
并断言RESET / RESET ，如果电源电压下降
低于预设的最小V
旅
。在RESET / RESET
信号阻止微处理器从在操作
电源故障或掉电条件。在RESET / RESET
信号保持有效，直到电压低于1V 。
它也仍然有效，直到V
CC
退货和超过
V
旅
为200毫秒。
看门狗定时器
看门狗定时器电路监控microproces-
通过监视SDA和SCL引脚SOR活动。该
微处理器必须切换SDA引脚为高电平
LOW周期性，当SCL为高电平（这是一个起始位）
之前的看门狗时间到期了期
防止RESET / RESET信号。两个非国家
在状态波动的控制位决定
看门狗定时器周期。微处理器可以
改变这些看门狗位，或者它们可以被“锁定”
通过把WP引脚为高电平。
EEPROM意外写保护
当RESET / RESET变为活跃的低结果
电压条件或看门狗定时器超时，任何IN-
进度通信被终止。而
RESET / RESET处于激活状态，没有新的通信是
允许并没有非易失性写入操作可以开始。
非易失性写正在进行时， RESET / RESET
去主动允许网络光洁度。
附加的保护机制被提供以
内存块的锁和写保护（ WP ）引脚。
这些在本文档的其它地方讨论。
V
CC
阈值复位程序
在X4323 / 5附带一个标准的V
CC
门槛
(V
旅
）的电压。该值不会超过正常变化
操作和储存条件。然而，在应用
系统蒸发散的地方标准V
旅
是不完全正确的，或者如果
更高的精度，需要在V
旅
值，则
X4323 / 5阈值可以被调整。该过程是
如下所述，并且使用一个nonvol-应用
atile控制信号。
图1.设置V
旅
等级序列（V
CC
=期望V
旅
值WEL位设置）
WP
V
P
= 12-15V
0 1 2 3 4 5 6 7
SCL
0 1 2 3 4 5 6 7
0 1 2 3 4 5 6 7
0 1 2 3 4 5 6 7
SDA
A0h
00h
01h
00h
3
FN8122.0
2005年3月29日
X4323, X4325
设置V
旅
电压
这个过程是用来设置在V
旅
到更高或
较低的电压值。以重置跳闸有必要
设置新值前点。
要设置新的V
旅
电压，通过设置WEL开始
在控制寄存器位，然后应用所需的V
旅
阈值电压在V
CC
引脚和编程
电压，V
P
，在WP引脚和2个字节的地址和1
的“00”的数据字节。止损位下一次有效的写
操作启动V
旅
编程序列。
把WP LOW完成操作。
重置V
旅
电压
这个过程是用来设置在V
旅
到“本土”
电压电平。例如，如果当前的V
旅
是4.4V
和新的V
旅
必须是4.0V ，则在V
旅
必须
被复位。当V
旅
被复位时，新的V
旅
是某处
事情小于1.7V 。这个过程必须使用
设置电压到一个较低的值。
要重置的新V
旅
电压通过设置启动
在控制寄存器WEL位，申请所需的V
旅
阈值电压在V
CC
引脚和编程
电压，V
P
，在WP引脚和2个字节的地址和1
的“00”的数据字节。一个有效的写操作的停止位
启动V
旅
编程序列。把WP
低到完成操作。
图2.复位V
旅
等级序列（V
CC
> 3V 。 WP = 12-15V ， WEL位设置）
WP
V
P
= 12-15V
0 1 2 3 4 5 6 7
SCL
0 1 2 3 4 5 6 7
0 1 2 3 4 5 6 7
0 1 2 3 4 5 6 7
SDA
A0h
00h
03h
00h
图3. V
旅
复位电路
V
P
SOIC
4.7K
RESET
V
旅
ADJ 。
1
2
3
4
X4323
8
7
6
5
RUN
SCL
SDA
调整
C
4
FN8122.0
2005年3月29日
QQ：2880707522 复制
