英特尔

X38 Express芯片组

数据表

有关英特尔

82X38内存控制器中枢（ MCH ）

2007年10月

文档编号： 317610-001

信息在本文档提供有关英特尔产品。没有执照，明示或暗示，被禁止的或

另有，任何知识产权权利的授予此文档。除非在英特尔的条款和条件

销售此类产品，英特尔概不承担任何责任，英特尔公司不对任何明示或暗示的担保，

销售和/或使用英特尔产品，包括责任或与适用于某一特定用途，

适销性，或不侵犯任何专利，版权或其它知识产权的担保。英特尔产品并非设计用于

在医疗，救生，生命维持，关键控制或安全系统或核设施应用领域使用。

英特尔可能随时更改规格和产品说明，在任何时候，恕不另行通知。

设计者不得依赖于任何功能或说明的缺失或特性标记"reserved"或"undefined."英特尔保留

今后对其定义的权利，对于因今后对其进行修改所产生的冲突或不兼容性概不负责。

英特尔

82X38Memory控制器中枢（MCH ）可以包含设计缺陷或勘误表的错误，这可能会使产品偏离

公布的规格。最新的勘误表备索。

请联系您当地的英特尔销售办事处或分销商，以获取最新的规格和订购产品之前。

I

2

C是由飞利浦公司开发的两线通信总线/协议。 SMBus是在我的一个子集

2

C总线/协议，是由英特尔公司开发的。

在我的实现

2

C总线/协议可能需要从不同的实体，包括飞利浦电子公司和北美飞利浦牌

公司。

没有计算机系统能够在所有情况下提供绝对的安全性。英特尔

可信执行技术（英特尔

TXT ）是根据安全技术

开发由英特尔和要求操作计算机系统具备英特尔

虚拟化技术，英特尔一

可信执行技术 -

启用英特尔处理器，芯片组， BIOS，已验证的编码模块以及英特尔或其它英特尔

可信执行技术兼容的实测

虚拟机监视器。此外，英特尔

可信执行技术要求系统包含由可信计算所定义的TPMv1.2

集团与特定软件的一些用途。

英特尔，奔腾，Xeon和Intel标识是在美国及其他地区的商标或Intel Corporation的注册商标或子公司

国家。

*其他名称和品牌可能是其他公司的财产。

版权

2007年，英特尔公司

2

数据表

目录

1

介绍

............................................................................................................ 15

1.1

术语..................................................................................................... 16

1.2

MCH概述................................................ .................................................. 19

1.2.1主机接口............................................. ........................................... 19

1.2.2系统存储器接口............................................ ........................... 19

1.2.3直接媒体接口（ DMI ） ......................................... ........................... 20

1.2.4的PCI Express * ...........................................接口................................. 21

1.2.5 MCH时钟............................................. ........................................... 22

1.2.6电源管理............................................. ................................... 22

1.2.7温度传感器............................................. ........................................ 22

信号说明

................................................................................................... 23

2.1

主机接口信号............................................... ......................................... 24

2.2

系统内存（ DDR2 / DDR3 ）接口信号......................................... .......... 27

2.2.1系统内存通道A接口信号......................................... ..... 27

2.2.2系统内存通道B接口信号......................................... ..... 28

2.2.3系统内存其他信号........................................... ........... 29

2.3

个PCI Express *接口信号............................................. ............................... 30

2.4

Controller Link接口信号.............................................. ............................ 30

2.5

时钟，复位和其他............................................ ............................. 31

2.6

直接媒体接口............................................... ......................................... 32

2.7

权力和理由............................................... ............................................ 32

系统地址地图

............................................................................................... 33

3.1

旧的地址范围............................................... ........................................ 36

3.1.1 DOS范围（ 0H - 9_FFFFh ） ........................................ ............................. 36

3.1.2扩展区（ C_0000h - D_FFFFh ） ........................................ ................. 37

3.1.3扩展系统BIOS区（ E_0000h - E_FFFFh ） ...................................... 37

3.1.4系统BIOS区（ F_0000h - F_FFFFh ） ....................................... .............. 38

3.1.5 PAM存储区详细........................................... ............................. 38

3.2

主内存地址范围（ 1MB - TOLUD ） ......................................... ............... 38

3.2.1 ISA孔（ 15 MB -16 MB ） ..................................... .................................. 39

3.2.2 TSEG .............................................. .................................................. .... 40

3.2.3预分配内存........................................... .................................. 40

3.3

PCI内存地址范围（ TOLUD

–

4 GB ） .............................. ......... 41

3.3.1 APIC配置空间（ FEC0_0000h - FECF_FFFFh ） ................................. 43

3.3.2 HSEG （ FEDA_0000h - FEDB_FFFFh ） ......................................... .................. 43

3.3.3 FSB中断存储空间（ FEE0_0000 - FEEF_FFFF ） ................................ 43

3.3.4高级BIOS区............................................ .......................................... 43

3.4

主内存地址空间（ 4 GB到TOUUD ） ........................................ .............. 44

3.4.1内存重新声明的背景.......................................... ........................ 45

3.4.2内存回收............................................. ................................... 45

3.5

个PCI Express *配置地址空间............................................ ............... 45

3.6

个PCI Express *地址空间............................................. .................................. 46

3.7

系统管理模式（ SMM ） ............................................ ........................... 47

3.7.1 SMM空间定义............................................ ................................. 47

3.7.2 SMM空间限制............................................ .............................. 48

3.7.3 SMM空间组合............................................ ............................ 48

3.7.4 SMM控制组合............................................ .......................... 49

3.7.5 SMM空间解码和事务处理......................................... ... 49

3.7.6处理器WB交易到启用SMM地址空间....................... 49

2

3

数据表

3

3.8

3.9

4

3.7.7 SMM通过TLB访问........................................... .............................. 49

内存Shadowing............................................................................................50

I / O地址空间............................................. ................................................ 50

3.9.1的PCI Express * I / O地址映射....................................... ..................... 51

MCH注册Description.........................................................................................53

4.1

注册术语................................................ ......................................... 54

4.2

配置过程和寄存器.............................................. ....................... 55

4.2.1平台配置结构............................................ ................... 55

4.3

配置机制................................................ .................................. 56

4.3.1标准的PCI配置机制........................................... ........... 56

4.3.2 PCI Express的增强型配置机制......................................... 57

4.4

路由配置是否访问............................................... ............................ 58

4.4.1内部设备配置访问........................................... ........... 59

4.4.2桥相关配置是否访问........................................... ............ 60

4.4.2.1 PCI Express的配置是否访问........................................... ..60

4.4.2.2 DMI配置是否访问............................................ ............ 60

4.5

I / O映射寄存器............................................. ............................................ 61

4.5.1 CONFIG_ADDRESS配置地址寄存器.................................... 61

4.5.2 CONFIG_DATA配置数据寄存器.......................................... .... 62

DRAM控制器寄存器（ D0 ： F0 ）

..........................................................................63

5.1

配置寄存器的详细............................................... ............................... 65

5.1.1 VID -厂商识别........................................... ............................ 65

5.1.2 DID -设备标识........................................... ............................ 65

5.1.3 PCICMD -PCI命令........................................... ............................... 66

5.1.4 PCISTS -PCI状态........................................... ..................................... 67

5.1.5 RID-修订鉴定........................................... .......................... 68

5.1.6 CC类代码........................................... ........................................... 68

5.1.7 MLT-主延时定时器.......................................... ............................ 68

5.1.8 HDR-头类型........................................... ...................................... 69

5.1.9 SVID -子系统供应商识别.......................................... ........... 69

5.1.10 SID子系统标识........................................... ....................... 69

5.1.11 CAPPTR -能力指针........................................... ......................... 70

5.1.12 PXPEPBAR -的PCI Express *出端口基址.................................... 70

5.1.13 MCHBAR -MCH内存映射寄存器范围基本................................. 71

5.1.14 DEVEN -设备启用........................................... ................................. 72

5.1.15 PCIEXBAR -的PCI Express *注册范围基础地址............................... 73

5.1.16 DMIBAR ，根联合体注册范围基础地址................................. 75

5.1.17 PAM0可编程属性映射0 ......................................... .............. 76

5.1.18 PAM1可编程的属性映射1 ......................................... .............. 77

5.1.19 PAM2可编程属性映射2 ......................................... .............. 78

5.1.20 PAM3可编程属性地图3 ......................................... .............. 79

5.1.21 PAM4可编程属性地图4 ......................................... .............. 80

5.1.22 PAM5可编程属性映射5 ......................................... .............. 81

5.1.23 PAM6可编程属性映射6 ......................................... .............. 82

5.1.24 LAC-传统的访问控制.......................................... ........................... 83

5.1.25 REMAPBASE重新映射基址寄存器......................................... ...... 83

5.1.26 REMAPLIMIT ，限重映射地址寄存器......................................... ..... 84

5.1.27 SMRAM系统管理RAM控制......................................... ....... 85

5.1.28 ESMRAMC扩展系统管理RAM控制.............................. 86

5.1.29 TOM -存储器的顶部.......................................... .................................... 87

5.1.30 TOUUD顶的上可用德拉姆的........................................ .................. 87

被偷走的记忆5.1.31 BSM-基地......................................... .......................... 88

5.1.32 TSEGMB - TSEG内存基.......................................... ........................ 88

5.1.33 TOLUD顶低可用的DRAM ........................................ ..................... 89

5.1.34 ERRSTS -错误状态........................................... .................................. 90

5.1.35 ERRCMD -error命令........................................... ............................ 92

5.1.36 SMICMD - SMI命令........................................... .............................. 93

5

4

数据表

5.2

5.3

5.1.37 SKPD -暂存器数据........................................... ............................... 93

38年5月1日CAPID0 -能力标识符........................................... ........................ 94

MCHBAR .......................................................................................................... 97

5.2.1 CHDECMISC通道解码其它.......................................... ................ 99

5.2.2 C0DRB0通道0 DRAM排名边界地址0 ............................... 100

5.2.3 C0DRB1通道0 DRAM排名边界地址1 ............................... 101

5.2.4 C0DRB2通道0 DRAM排名边界地址2 ............................... 102

5.2.5 C0DRB3通道0 DRAM排名边界地址3 ............................... 102

5.2.6 C0DRA01通道0 DRAM排名0,1属性..................................... ... 103

5.2.7 C0DRA23通道0 DRAM排名2,3属性..................................... ... 104

5.2.8 C0CYCTRKPCHG通道0 CYCTRK PCHG ......................................... 104 ....

5.2.9 C0CYCTRKACT通道0 CYCTRK ACT ......................................... ......... 105

5.2.10 C0CYCTRKWR通道0 CYCTRK WR ......................................... ........... 106

5.2.11 C0CYCTRKRD通道0 CYCTRK读......................................... ........ 107

5.2.12 C0CYCTRKREFR通道0 CYCTRK REFR ......................................... ...... 107

5.2.13 C0CKECTRL通道0 CKE控制......................................... .............. 108

5.2.14 C0REFRCTRL通道0 DRAM刷新控制....................................... 109

5.2.15 C0ECCERRLOG通道0 ECC错误日志........................................ ........ 111

5.2.16 C0ODTCTRL通道0 ODT控制......................................... ............. 112

5.2.17 C1DRB0通道1的DRAM排名边界地址0 ............................... 112

5.2.18 C1DRB1通道1的DRAM排名边界地址1 ............................... 113

5.2.19 C1DRB2通道1的DRAM排名边界地址2 ............................... 113

5.2.20 C1DRB3通道1的DRAM排名边界地址3 ............................... 114

5.2.21 C1DRA01通道1的DRAM排名0,1属性..................................... 114 ..

5.2.22 C1DRA23通道1的DRAM排名2,3属性..................................... 114 ..

5.2.23 C1CYCTRKPCHG通道1 CYCTRK PCHG ......................................... 115 ....

5.2.24 C1CYCTRKACT通道1 CYCTRK ACT ......................................... ......... 115

5.2.25 C1CYCTRKWR通道1 CYCTRK WR ......................................... ........... 116

5.2.26 C1CYCTRKRD通道1 CYCTRK读......................................... ........ 117

5.2.27 C1CKECTRL通道1 CKE控制......................................... .............. 118

5.2.28 C1REFRCTRL通道1的DRAM刷新控制....................................... 119

5.2.29 C1ECCERRLOG通道1 ECC错误日志........................................ ........ 120

5.2.30 C1ODTCTRL通道1 ODT控制......................................... ............. 121

5.2.31 EPC0DRB0 -EP通道0 DRAM排名边界地址0 ........................ 122

5.2.32 EPC0DRB1 -EP通道0 DRAM排名边界地址1 ........................ 122

5.2.33 EPC0DRB2 -EP通道0 DRAM排名边界地址2 ........................ 122

5.2.34 EPC0DRB3 -EP通道0 DRAM排名边界地址3 ........................ 123

5.2.35 EPC0DRA01 -EP通道0 DRAM排名0,1属性................................ 123

5.2.36 EPC0DRA23 -EP通道0 DRAM排名2,3属性................................ 124

5.2.37 EPDCYCTRKWRTPRE - EPD CYCTRK WRT PRE ......................................... 124 ..

5.2.38 EPDCYCTRKWRTACT - EPD CYCTRK WRT ACT ......................................... 125 ..

5.2.39 EPDCYCTRKWRTWR - EPD CYCTRK WRT WR ......................................... 125 ....

5.2.40 EPDCYCTRKWRTREF - EPD CYCTRK WRT REF ......................................... 126 ..

5.2.41 EPDCYCTRKWRTRD - EPD CYCTRK WRT读......................................... 。 126

42年2月5日EPDCKECONFIGREG - EPD CKE相关配置................................ 127

43年2月5日EPDREFCONFIG -EP DRAM刷新配置..................................... 128

44年2月5日TSC1 -热传感器控制1 ......................................... ................... 130

45年2月5日TSC2热传感器控制2 ......................................... ................... 131

46年2月5日TSS -热传感器状态.......................................... ....................... 133

47年2月5日TSTTP热传感器温度触发点....................................... 134

5.2.48 TCO热校准补偿.......................................... .................. 135

49年2月5日THERM1热硬件保护.......................................... ......... 136

50年2月5日TIS-热中断状态.......................................... ..................... 136

51年2月5日TSMICMD热SMI命令.......................................... ............... 138

5.2.52 PMSTS ，电源管理状态.......................................... .............. 139

EPBAR ........................................................................................................... 140

5.3.1 EPESD -EP元素自我描述......................................... .............. 140

5.3.2 EPLE1D - EP链接项1说明........................................ ............... 141

5.3.3 EPLE1A - EP链接项1地址........................................ ................... 141

5.3.4 EPLE2D - EP链接进入2说明........................................ ............... 142

数据表

5