X28HC64
64K ， 8K ×8位
数据表
2005年6月1日
FN8109.0
5伏，可变的字节EEPROM
特点
为70ns存取时间
简单的字节和页式写
- 单5V电源
- 无外部高电压或V
PP
控制电路
- 自定时
- 不删除之前写入
- 不复杂的编程算法
-No Overerase问题
低功耗CMOS
-40mA有功电流最大。
-200μA待机电流最大值。
快速写周期时间
-64字节页写操作
- 字节或页写入周期： 2ms的典型
-complete存储器重写： 0.25秒。典型
- 有效字节写周期时间： 32μs典型
软件数据保护
写检测结束
威刚投票
- 切换位
高可靠性
-Endurance ： 100万次
- 数据保存： 100年
JEDEC批准字节宽的脚了
描述
该X28HC64是8K ×8的EEPROM ，与制造
Intersil专有的高性能，浮栅
CMOS技术。像所有Intersil的可编程非易失
非易失性存储器中， X28HC64是5V唯一设备。它
采用了JEDEC核准的平托的字节宽的MEM
法制前提，行业标准的RAM兼容。
该X28HC64支持64字节页写操作，
有效地提供了一个32μs /字节写周期，并
使整个存储器被典型地写在0.25
秒。该X28HC64还提供数据查询和
触发位投票，两种方法提供早点结束
写检测。此外， X28HC64包括一
用户可选软件的数据保护方式，进一步
增强了Intersil的硬件写保护功能。
Intersil公司的EEPROM进行设计和测试应用程序
阳离子需要延长的续航能力。固有的数据
保持大于100年。
销刀豆网络gurations
塑料DIP
扁平封装
CERDIP
1
2
3
4
5
6
8
9
10
11
12
13
14
28
27
26
25
24
23
21
20
19
18
17
16
15
V
CC
WE
NC
A
8
A
9
A
11
OE
A
10
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
A
6
A
5
A
4
A
3
A
2
A
1
A
0
NC
I / O
0
5
6
7
8
9
10
11
12
29
28
27
26
A
8
A
9
A
11
NC
OE
A
10
CE
I / O
7
I / O
6
I / O
1
12
I / O
0
11
A
1
9
A
3
7
A
5
I / O
2
13
A
0
10
A
2
8
LCC
PLCC
V
CC
WE
A
12
NC
NC
NC
A
7
TSOP
A2
A1
A0
I / O 0
I / O 1
I / O 2
NC
VSS
NC
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CE
A10
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
A3
A4
A5
A6
A7
A 12
NC
NC
VCC
NC
WE
NC
A8
A9
A 11
OE
SOIC
NC
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
I / O
2
V
SS
4
3
2
1 32 31 30
X28HC64
7 X28HC64 22
X28HC64
（ TOP VIEW ）
25
24
23
22
13
21
14 15 16 17 18 19 20
I / O
1
I / O
2
I / O
3
I / O
4
V
SS
I / O
5
NC
PGA
I / O
3
15
V
SS
14
I / O
5
17
I / O
4
16
CE
20
I / O
6
18
I / O
7
19
A
10
21
A
11
23
A
8
25
NC
26
X28HC64
A
4
OE
6 （ BOTTOM 22
VIEW ）
A
12
2
A
7
3
V
CC
28
NC
1
A
9
24
WE
27
5
A
6
4
底部视图
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005.版权所有
提及的所有其他商标均为其各自所有者的财产。
X28HC64
设备操作
读
读操作是由两个OE和CE启动
低。读出操作是通过在CE终止或
OE返回高电平。这两个线路的控制结构
消除了总线争用中的系统环境。
数据总线将处于高阻抗状态时
要么OE或CE为高电平。
写
当两个CE和写入操作开始WE
低， OE为高电平。该X28HC64支持
既CE和WE控制的写周期。即，在
地址是由CE或下降沿锁存
WE，以先到为准最后。类似地，数据是
通过CE或上升沿内部锁存
WE，以先到为准科幻RST 。字节写操作，
一旦启动，就会自动继续完井
化，通常在2ms以内。
页写操作
该X28HC64的页写入功能允许
整个存储器写入以0.25秒。页写
允许数据的2到64个字节是次连续
tively前的字句开始写入X28HC64
换货内部编程周期。主机可以
从在系统内的其它设备读取的数据
页写操作（修改源地址）
但页面地址（A
6
至A
12
）为每个之后，又
quent有效的写周期的一部分，这个操作过程
必须是相同的初始页面的地址。
页写模式，可以在任何写启动
操作。在最初的字节写周期，
主机可以编写额外的1到63个字节
以相同的方式。每个连续的字节负载循环，
由WE由高到低的转变开始，必须开始
内前述WE的下降沿为100μs 。如果
随后WE由高到低的转变是不是
为100μs内检测到的，内部自动编程
明周期将开始。没有页写win-
道琼斯限制。有效页写窗口
无限宽，只要主机继续访问
为100μs的字节装入周期时间内的设备。
写操作状态位
该X28HC64为用户提供了两个写操作
状态位。这些可以被用来优化系统
写周期时间。状态位被映射到
的I / O ，如图1的总线。
图1.状态位分配
I / O
DP
TB
5
4
3
2
1
0
版权所有
切换位
数据轮询
数据轮询（ I / O
7
)
该X28HC64特征的数据轮询的方法
表示到主机系统，该字节写或页
写周期结束。数据轮询允许SIM-
的PLE位测试操作，以确定的状态
X28HC64 ，无需额外的中断输入或
外部硬件。在内部编程
周期，任何尝试读取写入的最后一个字节将亲
领袖的数据对我补/ O
7
（即写
数据= 0XXX XXXX ，读取数据= 1XXX XXXX） 。一旦
编程周期完成后， I / O
7
会反映真实的数据。
切换位（ I / O
6
)
该X28HC64还提供了另一种方法，用于阻止 -
挖掘时，内部写周期完成。能很好地协同
荷兰国际集团的内部编程周期的I / O
6
将切换
从高电平变为低电平，并低到高对后续
尝试读出该设备。当内部循环是
完成这种切换将停止，该设备将
访问额外的读或写操作。
3
FN8109.0
2005年6月1日
X28HC64
64K
X28HC64
5伏，字节可变ê
2
舞会
8K ×8位
特点
55ns存取时间
简单的字节和页式写
- 单5V电源
- 无外部高电压或V
PP
控制
电路
- 自定时
- 不删除之前写入
- 不复杂的编程算法
-No Overerase问题
低功耗CMOS
-40 mA的工作电流最大。
—200
待机电流最大。
快速写周期时间
-64字节页写操作
- 字节或页写入周期： 2ms的典型
-complete存储器重写： 0.25秒。典型
- 有效字节写周期时间： 32
典型
软件数据保护
写检测结束
威刚投票
- 切换位
高可靠性
-Endurance ： 100,000次
- 数据保存： 100年
JEDEC批准字节宽引脚
描述
该X28HC64是8K ×8 ê
2
PROM ，与制造
Xicor公司专有的高性能，浮栅
CMOS技术。像所有的Xicor公司的可编程非易失
非易失性存储器的X28HC64是5V唯一设备。该
X28HC64采用了JEDEC核准的引脚排列针对字节
宽回忆，与行业标准兼容的RAM 。
该X28HC64支持64字节页写操作，
有效地提供了32μs /字节写周期和使
abling被典型地写在0.25的整个存储器
秒。该X28HC64还具有
数据
投票和
触发位投票，两种方法提供早点结束
写检测。此外， X28HC64包括一
用户可选软件的数据保护方式，进一步
增强Xicor公司的硬件写保护功能。
Xicor公司ê
2
PROM的设计和测试应用
系统蒸发散需要延长的续航能力。固有的数据重新
张力大于100年。
TSOP
A2
A1
A0
I/O0
I/O1
I/O2
NC
VSS
NC
I/O3
I/O4
I/O5
I/O6
I/O7
CE
A10
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
A3
A4
A5
A6
A7
A12
NC
NC
VCC
NC
WE
NC
A8
A9
A11
OE
销刀豆网络gurations
VCC
WE
A7
A12
NC
NC
NC
塑料DIP
扁平封装
CERDIP
SOIC
NC
A12
A7
A6
A5
A4
A3
A2
A1
A0
I/O0
I/O1
I/O2
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
X28HC64
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VCC
WE
NC
A8
A9
A11
OE
A10
CE
I/O7
I/O6
I/O5
I/04
I/O3
A6
A5
A4
A3
A2
A1
A0
NC
I/O0
5
6
7
8
9
LCC
PLCC
X28HC64
4
3
2
1 32 31 30
29
28
27
26
A8
A9
A11
NC
OE
A10
CE
I/O7
I/O6
X28HC64
25
24
23
22
PGA
I/O1
I/O2
I/O3
I/O5
I/O6
12
13
15
17
18
I/O0
A0
11
10
A1
A3
A5
A2
8
A4
6
A12
2
A7
3
X28HC64
VSS
I/O4
I/O7
14
16
19
CE
20
OE
22
A10
21
A11
23
A8
25
NC
26
3857 ILL F22
10
11
12
21
13
14 15 16 17 18 19 20
I/O1
I/O2
VSS
NC
I/O3
I/O4
I/O5
9
7
3857 FHD F03
5
3857 FHD F02.1
VCC
A9
28
24
NC
1
WE
27
4
A6
3857 FHD F04
底部视图
Xicor公司，公司1994年， 1995年， 1996年专利待定
3857-3.0 97年8月5日T1 / C0 / D0 EW
1
特性如有变更，恕不另行通知
X28HC64
设备操作
读
读出操作是由两个启动
OE
和
CE
低。
在读操作由或终止
CE
or
OE
返回高电平。这两个线路的控制结构消除
纳茨总线争用中的系统环境。数据
总线将处于高阻抗状态时，无论
OE
or
CE
为高。
写
写操作开始时两者
CE
和
WE
是
低，
OE
为HIGH 。该X28HC64支持一个
CE
和
WE
控制的写周期。也就是说，地址
由的下降沿锁存的任一
CE
or
WE ，
为准过去。类似地，数据被锁存
在内部通过的上升沿或者
CE
or
WE ，
而─
先出现。字节写操作，一旦开始，
会自动继续完成，通常在
2ms.
页写操作
该X28HC64的页写入功能，使整个
存储器写入以0.25秒。页写允许
数据的2到64个字节将被连续写入
在您的开始的X28HC64
内部编程周期。主机可以读取数据
从一个页面中的系统内的其它设备
写操作（改变源地址），但
网页地址（A
6
至A
12
）对于每个后续
有效的写周期的一部分，在此操作中必须
相同的初始页面的地址。
页写模式，可以在任何写启动
操作。在最初的字节写周期，主机
可以编写一个附加1在63个字节
作为第一个字节被写入相同的方式。每个演替
西伯字节装入周期，由开始
WE
前高后低
过渡，必须的下降沿为100μs内开始
前
WE 。
如果后续
WE
前高后低
为100μs内未检测到转换时，内部
自动编程周期将开始。有
没有页面写入窗口的限制。有效的页面
写窗口是无限宽，所以只要主机
继续到字节装入周期内访问设备
100μs的时间。
写操作状态位
该X28HC64为用户提供了两个写操作
状态位。这些可以被用来优化系统
写周期时间。状态位被映射到
的I / O ，如图1的总线。
图1.状态位分配
I / O
DP
TB
5
4
3
2
1
0
版权所有
切换位
数据轮询
3857 FHD F11
数据
投票（ I / O
7
)
该X28HC64特点
数据
轮询的方法来
表示到主机系统，该字节写或页
写周期结束。
数据
投票允许一个简单的
位的测试操作，以确定X28HC64的状态，
无需额外的外部中断输入或外部硬
洁具。在内部编程周期， AT-任何
诱惑读取写入会产生的最后一个字节
这些数据对我补/ O
7
（即写入数据= 0XXX
XXXX ，读取数据= 1XXX XXXX） 。一旦编程
周期完成后， I / O
7
会反映真实的数据。
切换位（ I / O
6
)
该X28HC64还提供了另一种方法，用于阻止 -
挖掘时，内部写周期完成。中
内部编程周期I / O
6
将切换从
HIGH到LOW和低到高后续
尝试读出该设备。当内部循环是
完成这种切换将停止，该设备将
访问额外的读或写操作。
3
QQ：2880707522 复制
