X28HC256
256K ， 32K ×8位
数据表
2007年5月7日
FN8108.2
5V ，字节EEPROM可变
该X28HC256是第二代高性能
CMOS 32K ×8的EEPROM 。它是制作与Intersil的
专有的，纹理聚浮栅技术，提供
可靠性高的5V仅非易失性存储器。
该X28HC256支持128字节页写操作，
有效地提供了24μs /字节写周期，使
整个存储器被典型地重写在小于0.8的
秒。该X28HC256还提供数据查询和
切换位查询，提供提前结束的两种方法
写检测。该X28HC256还支持JEDEC
标准软件数据保护功能来保护
防止意外在上电和掉电写。
耐力为X28HC256被指定为最小
每字节百万的写入周期和固有的数据
保留100年。
特点
存取时间： 70ns的
简单的字节和页式写
- 单5V电源
- 无需外部高电压或V
P-P
控制电路
- 自定时
- 无擦除前写
- 无需复杂的编程算法
- 无overerase问题
低功耗CMOS
- 活动： 60毫安
- 待机： 500μA
软件数据保护
- 防止系统级的意外写入数据
高速页写能力
高度可靠的直写
CELL
- 耐久性：100万次
- 数据保存：100年
写发现及早结束
- 数据查询
- 切换位投票
无铅加退火有（符合RoHS ）
框图
X缓冲器
锁存器和
解码器
A
0
到A
14
地址
输入
缓冲器
锁存器和
解码器
I / O缓冲器
和锁存器
256kBIT
EEPROM
ARRAY
I / O
0
到I / O
7
CE
OE
WE
数据输入/输出
控制
逻辑与
定时
V
CC
V
SS
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005年， 2006年， 2007年版权所有
提及的所有其他商标均为其各自所有者的财产。
X28HC256
订购信息
（续）
产品型号
X28HC256PIZ -12 （注）
X28HC256S-12*
X28HC256SZ -12 （注）
X28HC256SI-12*
X28HC256SIZ -12 （注）
X28HC256SM -12 *，**
X28HC256D-90
X28HC256DI-90
X28HC256DM-90
X28HC256DMB-90
X28HC256EM-90
X28HC256EMB-90
X28HC256FI-90
X28HC256FM-90
X28HC256FMB-90
X28HC256J-90*
X28HC256JZ -90 * （注）
X28HC256JI-90*
X28HC256JIZ -90 * （注）
X28HC256JM-90*
X28HC256KM-90
X28HC256KMB-90
X28HC256P-90
X28HC256PZ -90 （注）
X28HC256PI-90
X28HC256PIZ -90 （注）
X28HC256S-90*
X28HC256SI-90*
X28HC256SIZ -90 （注）
X28HC256SI-20T1
*添加"T1"后缀磁带和卷轴。
**添加"T2"后缀磁带和卷轴。
***无铅PDIPs可用于仅通孔波峰焊处理。他们不打算在回流焊接工艺应用。
注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板
终止完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品MSL
分类，可达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
最热
X28HC256PI - 12 RRZ
X28HC256S - 12 RR
X28HC256S - 12 RRZ
X28HC256SI - 12 RR
X28HC256SI - 12 RRZ
X28HC256SM - 12 RR
X28HC256D -90 RR
X28HC256DI -90 RR
X28HC256DM -90 RR
X28HC256DMB - 90
X28HC256EM -90 RR
X28HC256EMB - 90
X28HC256FI -90 RR
X28HC256FM -90 RR
X28HC256FMB - 90
X28HC256J -90 RR
X28HC256J -90 ZRR
X28HC256JI -90 RR
X28HC256JI -90 ZRR
X28HC256JM -90 RR
X28HC256KM -90 RR
X28HC256KMB - 90
X28HC256P -90 RR
X28HC256P -90 RRZ
X28HC256PI -90 RR
X28HC256PI -90 RRZ
X28HC256S -90 RR
X28HC256SI -90 RR
X28HC256SI -90 RRZ
200
90
90
120
存取时间
（纳秒）
TEMP 。 RANGE
(°C)
-40至+85
0至+70
0至+70
-40至+85
-40至+85
-55到+125
0至+70
-40至+85
-55到+125
MIL-STD-883
-55到+125
MIL-STD-883
-40至+85
-55到+125
MIL-STD-883
0至+70
0至+70
-40至+85
-40至+85
-55到+125
-55到+125
MIL-STD-883
0至+70
0至+70
-40至+85
-40至+85
0至+70
-40至+85
-40至+85
-40至+85
包
28 Ld的PDIP （无铅） ***
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳） （无铅）
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳） （无铅）
28 Ld的SOIC （ 300密耳）
28 Ld的CERDIP （ 520密耳）
28 Ld的CERDIP （ 520密耳）
28 Ld的CERDIP （ 520密耳）
28 Ld的CERDIP （ 520密耳）
32 Ld的LCC （ 458密耳）
32 Ld的LCC （ 458密耳）
28 Ld的FLATPACK （ 440密耳）
28 Ld的FLATPACK （ 440密耳）
28 Ld的FLATPACK （ 440密耳）
32 Ld的PLCC
32 Ld的PLCC （无铅）
32 Ld的PLCC
32 Ld的PLCC （无铅）
32 Ld的PLCC
28 Ld的PGA
28 Ld的PGA
28 Ld的PDIP
28 Ld的PDIP （无铅） ***
28 Ld的PDIP
28 Ld的PDIP （无铅） **
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳） （无铅）
28 Ld的SOIC （ 300密耳）的磁带和卷轴
N32.45x55
N32.45x55
N32.45x55
N32.45x55
N32.45x55
G28.550x650A
G28.550x650A
E28.6
E28.6
E28.6
E28.6
MDP0027
MDP0027
MDP0027
MDP0027
PKG 。 DWG 。 ＃
E28.6
MDP0027
MDP0027
MDP0027
MDP0027
MDP0027
F28.6
F28.6
F28.6
F28.6
3
FN8108.2
2007年5月7日
X28HC256
引脚配置
X28HC256
（ 28 LD陶瓷浸渍， FLATPACK ， PDIP ， SOIC ）
顶视图
A
14
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
I / O
2
V
SS
1
2
3
4
5
6
7
9
10
11
12
13
14
28
27
26
25
24
23
V
CC
WE
A
13
A
8
A
9
A
11
OE
A
10
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
X28HC256
（ 32 LD PLCC ， LCC ）
顶视图
V
CC
WE
A
12
A
14
NC
A
13
A
7
X28HC256
（ 28 LD PGA）
底部视图
I / O I / O
I / O I / O
I / O
1
2
3
5
6
12
13
15
17
18
A
8
A
9
A
11
NC
OE
A
10
CE
I / O
7
I / O
6
I / O一
0
0
10
11
A
1
9
A
3
7
A
5
5
A
6
4
V
I / O
I / O
SS
4
7
14
16
19
4 3
A
6
A
5
A
4
A
3
A
2
A
1
A
0
NC
I / O
0
5
6
7
8
9
10
11
2 1 32 31 30
29
28
27
X28HC256
26
25
24
23
22
X28HC256
8
21
20
19
18
17
16
15
A
2
CE-A
10
8
20
21
X28HC256
A
4
奥斯特
11
6
23
22
A
12
V
CC
A
9
2
28
24
A
7
3
1
A
14
A
8
25
12
22
13
21
14 15 16 17 18 19 20
I / O
1
I / O
2
V
SS
NC
I / O
3
I / O
4
I / O
5
我们一
13
27
26
引脚说明
地址（A
0
到A
14
)
地址输入过程中选择8位内存位置
读或写操作。
芯片使能（ CE ）
该芯片使能输入必须为低电平，使所有的读/写
操作。当CE为高，功耗
减少。
输出使能（ OE ）
输出使能输入控制数据输出缓冲器，
与用于启动读取操作。
数据输入/输出（ I / O
0
到I / O
7
)
数据通过I写入或从X28HC256读/ O的
销。
写使能（ WE）
写使能输入控制数据到的写作
X28HC256.
4
FN8108.2
2007年5月7日
X28HC256
引脚名称
符号
A
0
到A
14
I / O
0
到I / O
7
WE
CE
OE
V
CC
V
SS
NC
描述
地址输入
数据输入/输出
写使能
芯片使能
OUTPUT ENABLE
+5V
地
无连接
页写模式，可以在任何写启动
操作。在最初的字节写周期，主机可以
写另外1到127个字节
以同样的方式作为第一个字节被写入。每
连续的字节负载循环，由WE高电平变为低电平启动
过渡，必须的下降沿为100μs内开始
之前我们。如果后续WE由高到低的转变
为100μs内没有检测到时，内部自动
编程周期将开始。没有页写
窗口的限制。有效页写窗口
无限宽，只要主机继续访问
设备为100μs的字节负载周期时间内。
写操作状态位
该X28HC256为用户提供了两个写操作状态
位。这些可以被用来优化系统写周期
时间。状态位被映射到I / O总线，如图
在网络连接gure 1 。
I / O
DP
TB
5
4
3
2
1
0
设备操作
读
读操作是由两个OE和CE LOW启动。该
读操作是通过CE或OE返回终止
HIGH 。这种两线控制架构消除了总线
争用中的系统环境。的数据总线将在
高阻抗状态时，无论OE或CE为高电平。
版权所有
切换位
数据轮询
写
写操作启动的两个CE的时候，我们是
LOW和OE为高电平。该X28HC256支持在CE
而我们控制的写周期。即，地址被锁存
通过CE或WE的下降沿，以先到为准
最后。类似地，数据由上升沿内部锁存
任CE或WE ，以先到为准。字节写
操作时，一旦启动，就会自动继续
完成后，通常在3毫秒。
图1.状态位分配
数据轮询（ I / O
7
)
该X28HC256特征的数据轮询的方法来指示
到主机系统，该字节写或页写周期具有
完成。数据轮询允许一个简单的测试位操作
确定X28HC256的状态。这消除
额外的中断输入或外部硬件。在
内部编程周期，任何尝试读取的最后一个字节
写会产生数据的补上的I / O
7
（即
写入数据= 0XXX XXXX ，读取数据= 1XXX XXXX） 。一旦
编程周期完成后， I / O
7
会反映真实的数据。
页写操作
该X28HC256的页写入功能，使整个
存储将要写入在通常0.8秒。页写
允许最多的数据成为128个字节
接续于X28HC256 ，先于写入
开始内部编程周期。主人
从另一设备的系统内的过程中可以读取数据
页写操作（改变源地址），但
网页地址（A
7
至A
14
） ，其后每有效
在此操作期间写周期的一部分必须是相同的
作为初始页面地址。
切换位（ I / O
6
)
该X28HC256还提供了另一种方法为
当确定内部写周期完成。中
内部编程周期I / O
6
会从高切换到
LOW和低到高的后续尝试读
装置。当内部循环完成后触发将
停止，并且设备将是额外的读访问
操作和写操作。
5
FN8108.2
2007年5月7日
–
N
EW
P
RODUCT
I
导论 -
X28HC256DM-12
罗彻斯特电子公司重新推出，并继续与全面生产急需的半导体
原制造商的授权和注重质量达到或超过原来的组成部分。
原始制造商：
X28HC256DM-12
重新引入由
罗彻斯特电子的
十月31 ， 2012
原型号：
X28HC256DM-12
描述：
256K EEPROM
包装：
28引脚DIP
生产流程：
MTO
耐力：
1,000,000次循环
可在
无铅
版本
[温度/封装类型/速度/应用]
相关器件
X28HC256D-12
X28HC256D-90
X28HC256DI-15
X28HC256DMB-15
X28HC256EI-12
X28HC256FM-90
X28HC256JM-15T1
X28HC256KI-15
X28HC256PM-12
X28HC256KMB-15
低功耗CMOS EEPROM
与高速页写能力
该X28HC256是第二代高
高性能CMOS 32K ×8的EEPROM 。据制作
与Intersil专有，纹理聚浮
门技术，只提供一个高度可靠的5V
非易失性存储器。该X28HC256支持128
字节页写操作，有效地提供
一个24μs /字节写周期，使整个
存储器可以典型地重写在小于0.8的
秒。该X28HC256还具有DATA
轮询和切换位投票，两种方法
提供的检测写的提前结束。
世界各地的公司总部
16马尔科姆·霍伊特驱动器。纽伯里波特，MA 01950
电话
978.462.9332 .
电子邮件
sales@rocelec.com 。
WEB
www.rocelec.com
罗彻斯特电子有限责任公司 - 版权所有 - 11162012
X28HC256
256K ， 32K ×8位
数据表
2007年5月7日
FN8108.2
5V ，字节EEPROM可变
该X28HC256是第二代高性能
CMOS 32K ×8的EEPROM 。它是制作与Intersil的
专有的，纹理聚浮栅技术，提供
可靠性高的5V仅非易失性存储器。
该X28HC256支持128字节页写操作，
有效地提供了24μs /字节写周期，使
整个存储器被典型地重写在小于0.8的
秒。该X28HC256还提供数据查询和
切换位查询，提供提前结束的两种方法
写检测。该X28HC256还支持JEDEC
标准软件数据保护功能来保护
防止意外在上电和掉电写。
耐力为X28HC256被指定为最小
每字节百万的写入周期和固有的数据
保留100年。
特点
存取时间： 70ns的
简单的字节和页式写
- 单5V电源
- 无需外部高电压或V
P-P
控制电路
- 自定时
- 无擦除前写
- 无需复杂的编程算法
- 无overerase问题
低功耗CMOS
- 活动： 60毫安
- 待机： 500μA
软件数据保护
- 防止系统级的意外写入数据
高速页写能力
高度可靠的直写
CELL
- 耐久性：100万次
- 数据保存：100年
写发现及早结束
- 数据查询
- 切换位投票
无铅加退火有（符合RoHS ）
框图
X缓冲器
锁存器和
解码器
A
0
到A
14
地址
输入
缓冲器
锁存器和
解码器
I / O缓冲器
和锁存器
256kBIT
EEPROM
ARRAY
I / O
0
到I / O
7
CE
OE
WE
数据输入/输出
控制
逻辑与
定时
V
CC
V
SS
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005年， 2006年， 2007年版权所有
提及的所有其他商标均为其各自所有者的财产。
X28HC256
订购信息
（续）
产品型号
X28HC256PIZ -12 （注）
X28HC256S-12*
X28HC256SZ -12 （注）
X28HC256SI-12*
X28HC256SIZ -12 （注）
X28HC256SM -12 *，**
X28HC256D-90
X28HC256DI-90
X28HC256DM-90
X28HC256DMB-90
X28HC256EM-90
X28HC256EMB-90
X28HC256FI-90
X28HC256FM-90
X28HC256FMB-90
X28HC256J-90*
X28HC256JZ -90 * （注）
X28HC256JI-90*
X28HC256JIZ -90 * （注）
X28HC256JM-90*
X28HC256KM-90
X28HC256KMB-90
X28HC256P-90
X28HC256PZ -90 （注）
X28HC256PI-90
X28HC256PIZ -90 （注）
X28HC256S-90*
X28HC256SI-90*
X28HC256SIZ -90 （注）
X28HC256SI-20T1
*添加"T1"后缀磁带和卷轴。
**添加"T2"后缀磁带和卷轴。
***无铅PDIPs可用于仅通孔波峰焊处理。他们不打算在回流焊接工艺应用。
注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板
终止完成，这是符合RoHS标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品MSL
分类，可达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
最热
X28HC256PI - 12 RRZ
X28HC256S - 12 RR
X28HC256S - 12 RRZ
X28HC256SI - 12 RR
X28HC256SI - 12 RRZ
X28HC256SM - 12 RR
X28HC256D -90 RR
X28HC256DI -90 RR
X28HC256DM -90 RR
X28HC256DMB - 90
X28HC256EM -90 RR
X28HC256EMB - 90
X28HC256FI -90 RR
X28HC256FM -90 RR
X28HC256FMB - 90
X28HC256J -90 RR
X28HC256J -90 ZRR
X28HC256JI -90 RR
X28HC256JI -90 ZRR
X28HC256JM -90 RR
X28HC256KM -90 RR
X28HC256KMB - 90
X28HC256P -90 RR
X28HC256P -90 RRZ
X28HC256PI -90 RR
X28HC256PI -90 RRZ
X28HC256S -90 RR
X28HC256SI -90 RR
X28HC256SI -90 RRZ
200
90
90
120
存取时间
（纳秒）
TEMP 。 RANGE
(°C)
-40至+85
0至+70
0至+70
-40至+85
-40至+85
-55到+125
0至+70
-40至+85
-55到+125
MIL-STD-883
-55到+125
MIL-STD-883
-40至+85
-55到+125
MIL-STD-883
0至+70
0至+70
-40至+85
-40至+85
-55到+125
-55到+125
MIL-STD-883
0至+70
0至+70
-40至+85
-40至+85
0至+70
-40至+85
-40至+85
-40至+85
包
28 Ld的PDIP （无铅） ***
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳） （无铅）
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳） （无铅）
28 Ld的SOIC （ 300密耳）
28 Ld的CERDIP （ 520密耳）
28 Ld的CERDIP （ 520密耳）
28 Ld的CERDIP （ 520密耳）
28 Ld的CERDIP （ 520密耳）
32 Ld的LCC （ 458密耳）
32 Ld的LCC （ 458密耳）
28 Ld的FLATPACK （ 440密耳）
28 Ld的FLATPACK （ 440密耳）
28 Ld的FLATPACK （ 440密耳）
32 Ld的PLCC
32 Ld的PLCC （无铅）
32 Ld的PLCC
32 Ld的PLCC （无铅）
32 Ld的PLCC
28 Ld的PGA
28 Ld的PGA
28 Ld的PDIP
28 Ld的PDIP （无铅） ***
28 Ld的PDIP
28 Ld的PDIP （无铅） **
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳）
28 Ld的SOIC （ 300密耳） （无铅）
28 Ld的SOIC （ 300密耳）的磁带和卷轴
N32.45x55
N32.45x55
N32.45x55
N32.45x55
N32.45x55
G28.550x650A
G28.550x650A
E28.6
E28.6
E28.6
E28.6
MDP0027
MDP0027
MDP0027
MDP0027
PKG 。 DWG 。 ＃
E28.6
MDP0027
MDP0027
MDP0027
MDP0027
MDP0027
F28.6
F28.6
F28.6
F28.6
3
FN8108.2
2007年5月7日
X28HC256
引脚配置
X28HC256
（ 28 LD陶瓷浸渍， FLATPACK ， PDIP ， SOIC ）
顶视图
A
14
A
12
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
I / O
0
I / O
1
I / O
2
V
SS
1
2
3
4
5
6
7
9
10
11
12
13
14
28
27
26
25
24
23
V
CC
WE
A
13
A
8
A
9
A
11
OE
A
10
CE
I / O
7
I / O
6
I / O
5
I / O
4
I / O
3
X28HC256
（ 32 LD PLCC ， LCC ）
顶视图
V
CC
WE
A
12
A
14
NC
A
13
A
7
X28HC256
（ 28 LD PGA）
底部视图
I / O I / O
I / O I / O
I / O
1
2
3
5
6
12
13
15
17
18
A
8
A
9
A
11
NC
OE
A
10
CE
I / O
7
I / O
6
I / O一
0
0
10
11
A
1
9
A
3
7
A
5
5
A
6
4
V
I / O
I / O
SS
4
7
14
16
19
4 3
A
6
A
5
A
4
A
3
A
2
A
1
A
0
NC
I / O
0
5
6
7
8
9
10
11
2 1 32 31 30
29
28
27
X28HC256
26
25
24
23
22
X28HC256
8
21
20
19
18
17
16
15
A
2
CE-A
10
8
20
21
X28HC256
A
4
奥斯特
11
6
23
22
A
12
V
CC
A
9
2
28
24
A
7
3
1
A
14
A
8
25
12
22
13
21
14 15 16 17 18 19 20
I / O
1
I / O
2
V
SS
NC
I / O
3
I / O
4
I / O
5
我们一
13
27
26
引脚说明
地址（A
0
到A
14
)
地址输入过程中选择8位内存位置
读或写操作。
芯片使能（ CE ）
该芯片使能输入必须为低电平，使所有的读/写
操作。当CE为高，功耗
减少。
输出使能（ OE ）
输出使能输入控制数据输出缓冲器，
与用于启动读取操作。
数据输入/输出（ I / O
0
到I / O
7
)
数据通过I写入或从X28HC256读/ O的
销。
写使能（ WE）
写使能输入控制数据到的写作
X28HC256.
4
FN8108.2
2007年5月7日
