这X25256设备已收购
IC联电脑从Xicor公司;公司
初步信息
256K
X25256
5MHz的SPI串行ê
2
胎膜早破与锁座
32K ×8位
保护
特点
5MHz的时钟速率
低功耗CMOS
- ＆ LT ; 1μA待机电流
- ＆ LT ; 5毫安有功电流
2.5V至5.5V电源
SPI模式（ 0,0 & 1,1）
32K ×8位
-64字节页模式
- 块锁
保护
-protect科幻RST页面，首先连接2页，科幻RST 4页，
科幻RST 8页， 1/4，1/2或全部的E
2PROM
ARRAY
可编程硬件写保护
包-8-
铅XBGA
-8引脚SOIC （ JEDEC ， EIAJ ）
-20引脚TSSOP
描述
2
该X25256是CMOS 256K位串行é
PROM ，跨
应受组织为32K X 8 X25256有
串行外设接口（SPI）和软件协议
允许在一个简单的三线总线操作。公交车
信号是一个时钟输入（SCK） ，独立的数据中
（SI）和数据输出（SO ）线。对设备的访问是
通过芯片选择（CS ）输入进行控制，从而任何
- 在电路可编程ROM模式
内置无意写保护
- 电源升压/降压保护电路
-Write使锁存器
器件的数目，以共享相同的总线。
该X25256还拥有两个额外的输入，
提供添加了灵活性终端用户。通过认定
在HOLD输入时， X25256会忽略它的转变
输入，从而使主机优先级更高
中断。于WP输入可以用作硬线
输入X25256禁用所有写尝试的
状态寄存器中，从而提供了一种机制，用于限制
改变网络连接第一个页面的最终用户功能，网络连接RST 2页， 4
-Write保护引脚
- 自定时写周期
-5ms写周期时间（典型值）
高可靠性
-Endurance ： 100,000次
- 数据保存： 100年
- ESD保护： 2000V上的所有引脚
页，第8页，0， 1/4，1/2或全部存储器。
工作原理图
状态
注册
写
保护
32K BYTE
ARRAY
逻辑
128
128 X 512
SO
SI
SCK
CS
命令
解码
HOLD
和
控制
逻辑
X -解码
保护
128
128 X 512
逻辑
248
4
248 X 512
256 X 512
4 X 512
2 X 512
1 X 512
1 X 512
WP
写
控制
和
定时
逻辑
2
1
1
64
8
解码
数据寄存器
和锁座
保护是Xicor公司，公司的商标。
www.icmic.com
特性如有变更，恕不另行通知。
1 17
X25256 - 初步信息
该X25256采用Xicor公司专有的直接写入
电池，可提供10万个周期的最低耐力
和100年的最小数据保持力。
引脚说明
串行输出（ SO ）
SO是推/拉串行数据输出管脚。在读
周期，数据被移出该引脚。数据逐个从
引脚配置
8引脚XBGA
HOLD
V
CC
由串行时钟的下降沿。
串行输入（ SI ）
SI是串行数据输入管脚。所有的操作码，字节
地址和数据被写入到存储器中
1
2
3
4
8
7
6
5
S0
CS
V
SS
SI
SCK
WP
输入该引脚上。数据由的上升沿锁存
串行时钟。
串行时钟（ SCK ）
8引脚SOIC
CS
SO
WP
V
SS
1
2
3
4
X25256
8
7
6
5
CC
HOLD
SCK
V
串行时钟控制数据的串行总线的定时
输入和输出。操作码，地址，或本数据
SI引脚上被锁止在时钟的上升沿
输入，而在SO引脚电平变化的数据后下跌
SI
在时钟输入的边缘。
片选（ CS ）
20引脚TSSOP
CS
NC
1
2
3
4
5
6
7
8
9
10
SO
NC
NC
NC
NC
WP
NC
V
SS
20
19
18
17
16
X25256
15
14
13
12
11
V
CC
当CS为高电平时， X25256被取消和SO
输出引脚为高阻抗，除非
内部写操作正在进行时， X25256将在
待机功耗模式。 CS低使
X25256 ，将其放置在所述有源功率模式。它应该是
注意的是，上电后，一个由高到低的转变
NC
HOLD
NC
NC
NC
SCK
NC
NC
SI
在CS之前的任何操作的开始是必需的。
写保护（ WP ）
当WP为低电平和非易失性位WPEN为“1” ，
非易失性写入X25256状态寄存器的显示
体健，但另有部分功能正常。当WP
被拉高，所有功能，包括非易失性
写操作正常运行。 WP变低而CS仍然是
LOW将中断写入X25256稳压状态
引脚名称
符号
CS
SO
SI
SCK
描述
片选输入
串行输出
串行输入
串行时钟输入
写保护输入
地
电源电压
HOLD输入
无连接
存器。如果内部写周期已经initi-
ated ， WP变低会不会对写的影响。
WP引脚功能被阻断时，在WPEN位
状态寄存器是“0”。这允许用户在安装
的X25256的系统与WP引脚接地，并且仍然是
能写状态寄存器。 WP引脚功能
WP
V
SS
V
CC
当WPEN位被置“1”，系统蒸发散将被启用。
HOLD
NC
www.icmic.com
特性如有变更，恕不另行通知。
2 17
X25256
- 初步信息
保持（HOLD ）
HOLD是配合使用的CS引脚暂停
装置。一旦零件被选择和串行
序列正在进行，持有可用于暂停
与不带控制器的串行通信
复位串行序列。要暂停， HOLD必须
带来的低，而SCK为低。要恢复的COM
通信，
HOLD变为高电平，同时又是SCK
低。如果不使用暂停功能，持有应
保持高电平时刻。
表1.指令集
指令名称
雷恩
WRDI
RDSR
WRSR
读
写
指令格式*
0000 0110
0000 0100
0000 0101
0000 0001
0000 0011
0000 0010
手术
将写使能锁存器（允许写操作）
复位写使能锁存器（禁止写操作）
读状态寄存器
写状态寄存器
读存储器阵列的数据开始在选定的地址
将数据写入到存储阵列开始在选定的地址（ 1到64字节）
注意事项：
*说明显示MSB在最左边的位置。指令传输MSB连接RST 。
操作原理
2
该X25256是32K ×8 ê
PROM设计成连接
状态寄存器
RDSR指令可访问状态
注册。状态寄存器可以随时读取，
即使在一个写周期。状态寄存器的格式化
如下：
直接与同步串行外设接口（SPI）
许多流行的微控制器系列。
该X25256包含一个8位指令寄存器。这是
通过SI输入存取，数据通过时钟在
上升的SCK 。 CS必须为低电平，锁定和
可湿性粉剂输入必须在整个操作过程中高。
7
WPEN
6
X
5
X
4
BL2
3
BL1
2
BL0
1
WEL
0
WIP
表1包含的指令和一个列表的
操作码。所有指令，地址和数据
WPEN ， BL0和BL1由WRSR指令集。
WEL和WIP是只读的，并自动设置
发送MSB科幻RST 。
输入数据的采样在SCK后的第一个上升沿
CS变低。 SCK是静态的，从而允许用户
停止计时，然后继续操作。如果时钟
线与SPI的其他外围设备共享
其他操作。
写在制品（ WIP ）位指示
X25256正忙于写操作。当设置为
“ 1”时，写入过程中，当设置为“0” ，不写为
进行中。该位被置位，由硬件复位，
不能由WRSR指令控制。当
读状态寄存器，而内部nonvola-
总线时，用户可将
HOLD输入放置
X25256成一个“暂停”状态。释放后，
HOLD ，该X25256将恢复工作从
点时， HOLD是网络首先断言。
写使能锁存
该X25256包含了“写使能”锁存器。该锁存器
写操作之前，必须设置会的COM
内部pleted 。 WREN指令将设置
锁存器和WRDI指令将复位锁存器。这
瓷砖写入过程中，所有的位输出将是“1”。这
允许程序员使用WIP位来确定
在一个电条件锁存器被自动复位
并建成一个字节，页或身份后稳压
写病情早日结束。这也让亲
语法检查的“FF ”或“不FF”来确定端
的写作。程序员也可以使用第一个或两个
从状态寄存器接收比特（如果他们
已知是零），以确定写的末尾。每
这些技术可以简化或加速的非末端
挥发性写入检测。
存器写周期。
www.icmic.com
特性如有变更，恕不另行通知。
3 17
X25256 - 初步信息
写使能锁存器（ WEL ）位表示的状态
“写使能”锁存器。当设置为“1”时，锁存器是
设定，当设定为“0”时，锁存器被复位。该位
由硬件控制，并且不能写入的
WRSR指令。
该块锁
（ BL0， BL1， BL2和）位是nonvola-瓦
并允许用户选择8个电平之一
保护。也就是说，用户可以读取的段，但
将无法改变（写入）中所选择的数据
段。分区进行控制，如图
下表。
状态寄存器位
BL2
0
0
0
0
1
1
1
1
BL1
0
0
1
1
0
0
1
1
BL0
0
1
0
1
0
1
0
1
数组地址保护
无
$ 6000- $ 7FFF （ 8K字节）
$ 4000- $ 7FFF （ 16K字节）
$ 0000- $ 7FFF （ 32K字节）
$ 000- $ 03F （64字节）
$ 000- $ 07F （ 128字节）
$ 000- $ 0FF （256字节）
$ 000- $ 1FF （512字节）
阵锁
无
上部1/4 （Q4 ）
上部1/2（ Q3 ， Q4 ）
全阵列（全部）
首页（ P1 ）
第2页（ P2）
第4页（ P4 ）
第8页（ P8 ）
图1.块锁配置
BL2-BL0
000
001
010
011
100
101
110
111
1/2阵列
3/4阵列
所有的数组
位本身，以及在块保护的节
存储器阵列。存储器阵列的仅部分
未阻断保护可以写入。
在电路可编程ROM模式
请注意，由于WPEN位被写保护，它可以 - 不
改回为低电平状态;所以写保护
只要在WP引脚保持低电平被使能。
因此，一个在电路可编程ROM功能可
通过硬连线WP引脚连接到VSS ，写来实现
和块锁定阵列的期望部分
是ROM，然后编程WPEN有点高。
上面去连接表网元程序保护状态
WPEN和WP的每个组合。
时钟和数据时序
在SI线数据输入锁存上升沿
在SCK的。数据被输出到SO线由下降
写保护使能（ WPEN ）位可用于
X25256作为非易失性使能位的WP引脚。
可编程硬件写保护
写保护（ WP）引脚和非易失性写
保护使能状态寄存器可（ WPEN ）位
控制可编程硬件写保护功能。
硬件写保护时启用WP引脚
SCK的边缘。
阅读顺序
从读书的时候
2
E
PROM存储器阵列中， CS为第一
拉低来选择设备。 8位READ指令
发送到X25256 ，其次是
低，并且WPEN位为“1” 。硬件写保护
化被禁用时，无论是WP引脚为高电平或
WPEN位为“0” 。当芯片硬件写亲
tected ，非易失性写操作被禁止的状态
16位的地址，其中最后15被使用。后
读操作码和地址被发送，存储在数据
注册会员，其中包括块锁位和WPEN
在所选择的地址的存储器被移出到SO
线。在接下来的地址存储在存储器中的数据
www.icmic.com
特性如有变更，恕不另行通知。
4 17
X25256
- 初步信息
可以依次通过继续提供时钟读
脉冲。地址会自动递增到
每个数据字节后下一个较高地址被移出。
当达到最高的地址（$ 7FFF ）的
读状态寄存器CS线是连接RST拉高
低到选择设备随后的8位RDSR
指令。后RDSR操作码被发送时，内容
状态寄存器移出SO线。
地址计数器计满，以解决0000美元允许
读周期将继续不知疲倦网络奈特雷。在读操作
通过拉高CS结束。参考读取的E
2
图3示出读状态寄存器序列。
在图2 PROM阵列的操作顺序说明。
内存阵列不
块保护
WP
高
低
低
WPEN
X
0
1
存储阵列
块保护
受阻
受阻
受阻
锁座
位
可写
可写
写封锁
WPEN位
可写
可写
写封锁
保护
软件
软件
五金
可写
可写
可写
写序
之前的任何企图将数据写入到X25256 ，该
“写使能”锁存器必须连接首先要通过发出设定
WREN指令（参见图4） 。 CS是网络首先考虑
低，则WREN指令被移入
而写入过程中下一个状态寄存器或
E
2
PROM写入序列，状态寄存器可能
读来检查WIP位。在此期间， WIP位会
是高的。
X25256 。毕竟八位的指令都是反
mitted ， CS必须被拉高。如果用户CON-
tinues写操作而不采取CS高后
发出WREN指令，则写操作
保持工作
保持输入要高（在V
IH
）在正常
操作。如果数据传输被中断HOLD
可以拉低暂停转让，直到它可以
被忽略。
将数据写入到所述
2
E
PROM存储器阵列中，用户
发出WRITE指令，然后由地址
然后将要写入的数据。这是一个最低限度的第三十
被收回。唯一的限制是在SCK的输入必须是
低时，应举行首次拉低SCK绝
也为低电平时， HOLD被释放。
保持输入可以直接拉高至V
CC
两个时钟运行。 CS必须变为低电平，并保持低电平
的操作的持续时间。主机可以继续
写最多64个字节的数据的X25256 。唯一
限制为64个字节都必须驻留在同一个
页。如果地址计数器到达的结束
页面和时钟继续，计数器将“翻身”
或连接到V
CC
通过一个电阻。
操作说明
该X25256通电时处于以下状态：
- 该设备处于低功耗待机状态。
- 一个高电平到低电平的跳变CS需要进入
在激活状态和接收指令。 -
SO引脚为高阻抗。
- 在“写使能”锁存器复位。
到页面的网络连接第一个地址，并覆盖任何数据
可能已被写入。
对于写操作（字节或页写）是的COM
pleted ， CS只能位数据为0后拉高
字节n的时钟。如果这是在其他任何拉高
一次写操作将不能完成。请参阅
图5和图6所示为在写入的详细说明
顺序和时限，其中CS去
数据保护
下面的电路已被包括在内，以防止
意外写入：
高电平有效。
写状态寄存器， WRSR指令是
接着要写入的数据。数据位为0， 1，5，和
- 在“写使能”锁存器在上电时复位。
- 一个WREN指令必须发出来设置“写
使能“锁存器。
- CS一定要来HIGH在适当的时钟数
6顷“不关心” 。图7示出此序列。
命令以启动一个写周期。
www.icmic.com
特性如有变更，恕不另行通知。
5 17
QQ：2881677436 复制
