这X25097设备已收购
IC MICROSYSTEMS从Xicor公司，公司
ICmic
TM
IC MICROSYSTEMS
8K
X25097
描述
1024 ×8位
5MHz的低功耗SPI串行ê
2
PROM与IDLock
TM
内存
特点
5MHz的时钟速率
IDLock 记忆
-IDLock科幻RST或最后一页，任何1/4或更低1/2
E
2
PROM阵列
2
该X25097是CMOS 8K位串行PROM ê ，内部
组织为1024× 8 X25097采用的是串联
外围接口（SPI）和软件协议允许
操作上简单的四线总线。公交车
信号是一个时钟输入（SCK） ，独立的数据中（SI）和
数据输出（SO ）线。对设备的访问是
通过芯片选择（CS ）输入进行控制，从而任何
器件的数目，以共享相同的总线。
IDLock是PROGRAMMBLE锁定机构，它允许
用户锁定系统ID和参数数据
2
对E PROM存储器空间的不同部分，包括
从少到1页到尽可能多的为1/2
总的数组。该X25097还设有一个WP引脚，可以
可用于零件的硬线保护，禁用
所有写的企图，以及写使能锁存器必须是
设定的写操作可被启动之前。
该X25097采用Xicor公司专有的直接写入单元格，
提供了10万次的最低耐力
每字节和100年的最低数据保留。
TM
低功耗CMOS
- ＆ LT ; 1μA待机电流
- ＆ LT ;写在3毫安有功电流
- ＆ LT ;在读400μA工作电流
1.8V至3.6V ， 2.7V ， 5.5V或4.5V至5.5V工作电压
内置无意写保护
- 电源升/掉电保护电路
-Write使锁存器
-Write保护引脚
SPI模式（ 0,0 & 1,1）
1024 ×8位
-16字节页模式
- 自定时写周期
-5ms写周期时间（典型值）
高可靠性
-Endurance ： 100,000次/字节
- 数据保存： 100年
- ESD ： 2000V上的所有引脚
8引脚TSSOP封装
-8引脚SOIC封装
8引脚PDIP封装
工作原理图
SI
SO
命令
解码
和
控制
数据寄存器
解码逻辑
16
8
SCK
X
解码
逻辑
64
逻辑
8K ê PROM
ARRAY
2
(1024 x 8)
CS
WP
写控制逻辑
高压
控制
7038 FRM F01
特性如有变更，恕不另行通知
Xicor公司，
公司1994年， 1995年， 1996年专利待定
7034-1.1 97年5月8日T1 / C0 / D0 SH
1
X25097
引脚说明
串行输出（ SO ）
SO是推/拉串行数据输出管脚。在读
周期，数据被移出该引脚。数据逐个从
由串行时钟的下降沿。
串行输入（ SI ）
SI是一个串行数据输入管脚。所有的操作码，字节地址，
和数据要被写入到存储器的输入有关此
引脚。数据由串行时钟的上升沿锁存。
串行时钟（ SCK ）
串行时钟控制数据的串行总线的定时
输入和输出。操作码，地址，或本数据
SI引脚上被锁止在时钟的上升沿
输入，而在SO引脚电平变化的数据后下跌
在时钟输入的边缘。
片选（ CS ）
当CS为高电平时， X25097被取消和SO
输出引脚为高阻抗，除非内部
写操作正在进行时， X25097将在
备用电源模式。 CS低使X25097 ，
将其放置在所述有源功率模式。应当指出的
即上电后，一个高电平到低电平的跳变CS是
任何操作开始之前，需要。
写保护（ WP ）
当WP为低电平时，非易失性写入X25097是
禁用，但另有部分功能正常。当
WP保持高电平，所有的功能，包括非易失性
写操作正常运行。 WP变低而CS仍然是
LOW将中断写的X25097 。如果内部
写周期已经开始， WP变低的意志
有没有在这写的影响。
引脚名称
符号
CS
SO
SI
SCK
WP
V
SS
V
CC
NC
0.122"
*0.197"
CS
SO
WP
V SS
引脚配置
不按比例
8引脚SOIC / PDIP
1
2
3
4
*0.244"
X25097
8
7
6
5
V CC
NC
SCK
SI
7038 FRM F02
8引脚TSSOP
NC
VCC
CS
SO
1
2
3
4
0.252"
* SOIC Mesaurement
X25097
8
7
6
5
SCK
SI
V SS
WP
7038 FRM F02.2
操作原理
该X25097是1024 ×8 ê
2
PROM设计成连接
直接与同步串行外设接口
许多流行的微控制器家族（ SPI ） 。
该X25097包含一个8位指令寄存器。这是
通过SI输入存取，数据通过时钟在
SCK的上升沿。 CS必须为低电平， WP
输入必须在整个操作过程中高。表1
包含的指令和他们的操作码列表。所有
指令，地址和数据传输MSB连接RST 。
输入数据的采样在SCK的第一个科幻上升沿
CS后变低。 SCK是静态的，从而允许用户
停止计时，然后重新启动它恢复操作
系统蒸发散的地方不放过。
写使能锁存
该X25097包含了“写使能”锁存器。该锁存器
写操作开始前，必须设置。该
WREN指令将设置锁存器和WRDI指令
灰会复位锁存器（图4）。这锁是automati-
地清除后，一开机状态，后
一个字节或页写周期完成。
描述
片选输入
串行输出
串行输入
串行时钟输入
写保护输入
地
电源电压
无连接
7038 FRM T01
2
X25097
IDLock记忆
Xicor公司IDLock内存提供了一个灵活的机制，
存储和锁定系统ID和参数信息。
内有七个不同的IDLock存储区
该数组的大小各不相同，从一个网页到多达一半
整个阵列的。这些领域和相关的地址
范围是通过写相应的双字节IDLocked
IDLock指令给设备，如表1所记载
和图7.一旦IDLock指令已被的COM
pleted ，即IDLock建立在非易失性状态保持
寄存器（图1） ，直到下一个IDLock指令是
发行。在存储器阵列中的一些部分
IDLocked可以读，但不能写，直到IDLock保护
灰被删除或改变。
图1.状态寄存器/ IDLock字节
7
0
6
0
5
0
4
0
3
0
2
1
0
IDL2 IDL1 IDL0
7038 FRM T02.1
（图1） 。该ID锁定位德网络网元的ID锁定状态
（图1 /表1） 。其他位被保留，
读取时返回“0”。参见图3 。
如果非易失性写入时，读出状态
指令返回上一个SO HIGH 。当非易失性
写周期完成时，状态寄存器的数据被读
出。
期间在非易失性写时钟SCK作为有效
进步，但不是必需的。如果SCK线的时钟，
指针在状态寄存器也计时，甚至
虽然SO引脚说明非易失性状态
写操作（参见图3）。
写序
之前的任何企图将数据写入到X25097 ，该
“写使能”锁存器必须连接首先要通过发出设定
WREN指令（见表1和图4 ） 。 CS是科幻RST
采取低。那么WREN指令移入
该X25097 。之后所有8位的指令是
发送CS然后必须采取高。如果用户
继续写操作没有考虑CS高
之后发出WREN指令，写操作
将被忽略。
要将数据写入到E
2
PROM存储器阵列中，用户然后
发出WRITE指令，接着是16位
地址和数据被写入。只有最后的10比特的
地址的使用和位[ 15:10 ]为特定网络版是
零。这是最低限度的一个32时钟操作。 CS
一定要低并保持低的的持续时间
操作。主机可以继续写最多16个字节
的数据到X25097 。唯一的限制是16个字节
必须驻留在同一页上。如果地址计数器
到达页面的结尾和时钟继续，
计数器将“翻转”到页面的第一个网络地址，
改写可能已被预先写入任何数据。
对于一个字节或页写操作完成， CS
位的最后一个数据字节0后，带来的只能是高
将要写入的时钟频率。如果这是在任何赞助商高
其他的时间，写操作将不能完成。
参阅图5和图6为详细说明
写序列和时间框架中去CS
高电平有效。
注意：位[7： 3]指定为“ 0”的
时钟和数据时序
在SI线数据输入锁存的上升沿
SCK 。数据被输出到SO线通过的下降沿
SCK 。
阅读顺序
从E读数据时
2
PROM存储器阵列中， CS为
科幻RST拉低来选择该设备。 8位读
指令被发送到X25097 ，其次是
16位的地址，该地址的最后10位（位
[ 15:10 ]特定网络版是零） 。在读码后
和地址被发送，在存储在存储器中的数据
所选地址移出SO线。该
在接下来的地址存储在存储器中的数据可以被读
依次通过继续提供时钟脉冲。该
地址自动递增到下一个更高
每个数据字节后的地址被移出。当
最高地址为止（ 03FFh单元）时，地址计数器
翻转到地址0000h ，允许读周期是
继续不知疲倦网络奈特雷。在读操作被终止
通过采取CS高。指的是读操作
在图2中所示的序列。
阅读状态操作
如果没有正在进行的非易失性写入，读
状态指令返回从桩号的ID锁定字节
土族的寄存器包含了ID锁定位IDL2 ， IDL0
3
X25097
IDLock操作
之前，任何试图执行一个IDLock操作，
WREN指令必须首先连接发出。该指令
设置了“写使能”锁存器，并允许部分
响应一个IDLock序列（图7） 。该IDLock
说明如下，并包含一个命令字节跟着
由一个IDLock字节lowed （参见图1）。该字节CON-
包括作为IDLock位IDL2 - IDL0 。的其它位[7：3 ]
未使用的，必须按0写入。将CS
高两个字节IDLock指令启动后，
非易失性写状态寄存器。编写更多
比一个字节的状态寄存器将覆盖
以前写IDLock字节。见表1 。
操作说明
该X25097通电处于以下状态：
- 该设备是处于低功率，待机状态。
- 一个高电平到低电平的跳变CS需要进入
在激活状态和接收指令。
- SO引脚为高阻抗。
- 在“写使能”锁存器复位。
数据保护
下面的电路已被列入防止inad-
vertant写道：
- 在“写使能”锁存器在上电时复位。
- 一个WREN指令必须发出来设置“写
使能“锁存器。
CS要来得高，在以适当的时钟数
启动一个写周期。
表1.指令集和块锁保护字节定义
指令格式*
0000 0110
0000 0100
0000 0001
指令名称和操作
雷恩：设置写使能锁存器（允许写操作）
WRDI ：复位写使能锁存器（禁止写操作）
IDLock指令，依次为：
IDLock字节（见图1）
0000 0000 --- >NO IDLock ： 00H - 00H - - - - - - - - - - - >None的阵列
0000 0001 --- >IDLock Q1 ： 0000H - 00FFh单元 - - - - - - - >Lower象限（ Q1 ）
0000 0010 --- >IDLock Q2 ： 0100H - 01FFh单元 - - - - - - - >Q2
0000 0011 --- >IDLock Q3 ： 0200H - 02FFh - - - - - - - >Q3
0000 0100 --- >IDLock Q4 ： 0300H - 03FFh单元 - - - - - - - >Upper象限（Q4 ）
0000 0101 --- >IDLock H1 ： 0000H - 01FFh单元 - - - - - - - >Lower阵列的一半（ H1 ）
0000 0110 --- >IDLock P0 ： 0000H - 000FH - - - - - - - >Lower页（ P0 ）
0000 0111 --- >IDLock PN： 03F0h - 03FFh单元 - - - - - - - >Upper页（PN）
读状态：读取IDLock &写在进度状态的SO引脚
写：写操作之后的地址和数据
读：读操作后地址
7038 FRM T03
0000 0101
0000 0010
0000 0011
*说明在最左边的位置显示为MSB 。指令传输MSB连接RST 。
4
X25097
图2.读操作顺序
CS
0
SCK
1
2
3
4
5
6
7
8
9
20 21 22 23 24 25 26 27 28 29 30
阅读教学
（ 1字节）
SI
字节地址（ 2字节）
15 14
3
2
1
0
数据输出
高阻抗
SO
7
6
5
4
3
2
1
0
7038 FRM F03.1
图3.读状态操作顺序
CS
0
SCK
1
2
3
4
5
6
7
...
...
I
D
L
2
I
D
L
1
I
D
L
0
阅读状态
指令
SI
进展非易失性写
SO
...
如此之高在
非易失性
写周期
SO =状态寄存器位
如果没有非易失
写周期
7038 FRM F04.2
5
QQ：2880707522 复制
