A
PPLICATION
N
OTES
A V A I L A B L E
AN3 AN7 AN8 AN15 AN16 AN25 AN29
AN30 AN35 AN36 AN39 AN56 AN69
X24C44
256位
X24C44
串行非易失性静态RAM
16 x 16位
特点
描述
该Xicor公司X24C44是一个串行的256位NOVRAM特色
静态RAM构成16×16 ，覆盖位逐位与
非易失性ê
2
PROM阵列。该X24C44是捏造
与Xicor公司的先进CMOS浮动门技术。
的Xicor公司NOVRAM设计使得要传送的数据
通过软件对两个存储器阵列之间
命令或外部硬件的投入。一家商店操作
化（ RAM数据到E
2
PROM）是在5毫秒或更少完成
和调用操作（E
2
PROM数据RAM）的COM -
pleted在2μs内或更小。
Xicor公司NOVRAMs是专为无限的写入操作
系统蒸发散到RAM ，无论是从主机或召回
E
2
PROM和最小百万存储操作。
固有数据保持被指定为大于
100年。
Xicor公司的X2444先进的CMOS版
16×16的组织
单5伏电源
理想的单芯片微型计算机的使用
- 静态时序
- 最小的I / O接口
- 串行端口兼容（ COPS ， 8051 ）
-Easily接口到微控制器的端口
非易失性的软件和硬件控制
功能
汽车召回在电
TTL和CMOS兼容
低功耗
-active电流：最大10毫安
-Standby电流： 50
A最大
8引脚PDIP ， CERDIP和8引脚SOIC封装
高可靠性
-store周期：100万
- 数据保存： 100年
工作原理图
非易失性
2
ê PROM
ROW
解码
STATIC
内存
256-BIT
EC
AL
L
ST
O
R
E
控制
逻辑
R
RECALL （ 6 ）
STORE （ 7 ）
CE （ 1 ）
DI （3）
SK （2）
指令
注册
COLUMN
解码
DO （4）
指令
解码
4-BIT
计数器
3832 FHD F01
COPS是美国国家半导体公司的商标。
Xicor公司，公司1991年， 1995年， 1996年专利待定
3832-1.5 96年6月19日T2 / C1 / D1 NS
1
特性如有变更，恕不另行通知
X24C44
设备操作
该X24C44包含一个8位指令寄存器。这是
通过DI输入存取，数据通过时钟在
SK的上升沿。行政长官必须在整个过程中高
数据传送操作。
表1中包含的指令和一个列表的
操作代码。所有最显著位（MSB）
指令是逻辑1 （高电平）时，位6至3是
无论是RAM地址位（ A）或不关心（ X）和位
2至0是操作码。该X24C44
要求指令转移与MSB优先。
经过CE为高电平时， X24C44将不会开始解释
该数据流，直到一个逻辑“1”被移位在DI中。
因此，CE可以与SK的运行带来了高
和DI低。 DI必须再变为高电平，以表明启动
指令的X24C44前状况将开始
任何行动。
此外， SK时钟是完全静态的。可以在用户
完全停止时钟和数据移位将被停止。
重新启动时钟将恢复数据的移动。
RCL和
召回
无论是软件RCL指令或低就
召回
输入将启动E的转移
2
PROM数据
到RAM中。本软件或硬件调用操作
设置内部“先前召回”锁存器。该锁存器复位
在上电时，必须由用户有意地设置
使任何写或存储操作。虽然召回
在上电时执行的操作，前一
召回锁存器未通过该操作进行设置。
WRDS和雷恩
在内部， X24C44包含一个“写使能”锁存器。这
锁存器必须设置为任一写入到RAM或存储
表1.指令集
指令
WRDS （图3）
STO （图3）
版权所有
WRITE （图2）
雷恩（图3）
RCL （图3）
READ （图1）
X =不关心
A - 地址
操作到E
2
舞会。 WREN指令集
锁存器和WRDS指令复位锁存器，
禁止对RAM写入和E
2
PROM店， effec-
地保护腐败的非易失性数据。该
写使能锁存器自动复位上电。
申通快递和
商店
无论是软件STO指令或低就
商店
输入将启动从RAM中的数据传送到
E
2
舞会。为了防止发生不必要的店
操作时，以下条件必须成立：
申通快递发出指令或
商店
输入是低的。
内部“写使能”锁存器必须被设置
（ WREN指令发出） 。
“以前的召回”锁存器必须被设置（无论是
软件或硬件调用操作） 。
一旦存储周期开始，所有其他设备功能
系统蒸发散被禁止。于存储循环完成，
写使能锁存器复位。请参考图4为一
启用/禁用条件的状态图描述
系统蒸发散的存储操作。
写
写指令包含的4位地址
字被写入。写指令立即
然后是16位的字被写入。 CE必须保持
在整个操作过程中高。行政长官必须低
前SK的下一个上升沿。如果CE为低电平
过早（之后的指令，但前16位的数据
转移） ，指令寄存器将被复位，
被移位，在该数据将被写入到RAM中。
如果CE保持高电平超过24的SK时钟周期（ 8位
指令加上16位的数据） ，该数据已经移位，在将
被覆盖。
格式，我
2
I
1
I
0
1XXXX000
1XXXX001
1XXXX010
1AAAA011
1XXXX100
1XXXX101
1AAAA11X
手术
复位写使能锁存器（禁止写操作和存储）
在电子商务RAM存储数据
2
舞会
不适用
将数据写入RAM地址AAAA
设置写使能锁存器（允许写操作和存储）
召回ê
2
PROM的数据到内存
读数据从RAM地址AAAA
3832 PGM T13
3
X24C44
读
READ指令包含的4位地址
要访问的字。不像其他六个指示，我
0
指令字中的一个“不关心” 。这提供了两个
优势。在这两者联系在一起DI和做设计
一起，由于没有第8位的指令中
允许主机时间到一个I / O线由一个输出转换
到一个输入端。其次，它允许有效的数据输出
在第九个SK时钟周期。
D0，在读取操作期间的第一个位输出，是种截取
标识。也就是说，在内部时钟源的下降沿
第八SK时钟;然而，所有的后续位
由SK的上升沿时钟（参照读周期
图）。
低功耗模式
当CE为低电平时，非关键的内部器件
掉电模式中，将器件置于备用电源
模式，从而最小化功耗。
睡觉
因为X24C44是一款低功耗CMOS器件中，
第一代SLEEP指令执行
NMOS器件已被删除。对于变流系统
从X2444荷兰国际集团的X24C44的软件不需要
被改变;该指令将被忽略。
写保护
该X24C44提供了两个软件写保护
机制，以防止不明无意中店
数据。
电条件
上电时“写使能”锁存器处于复位
状态，禁止任何存储操作。
未知数据存储
“前召回”锁存器必须在上电后进行设置。
它可以仅通过执行一个软件或硬件来设置
调用操作，这就保证了数据在所有的RAM
位置是有效的。
系统注意事项
电设置
该X24C44进行电召回的转移
电子
2
PROM的内容到RAM阵列。虽然
数据可以从RAM阵列读出，本次召回不
没有设置“前召回”锁存器。在这个电
调用操作，所有命令都会被忽略。因此，
主机应该再拖操作与X24C44一
最小的t
PUR
经过V
CC
是稳定的。
掉电数据保护
因为X24C44是5V只有非易失性存储器
设备也可能受到无意的存储到
E
2
在掉电模式下的周期PROM阵列。上电
周期是不是因为“以前的召回”的一个问题
锁存器和“写使能”锁存器复位，以防止任何
可能的腐败
2
PROM的数据。
软件掉电保护
如果
商店
和
召回
引脚连接到V
CC
通过
一个上拉电阻和唯一的软件操作
执行发起店，有一个小的可能性
无意的商店。然而，如果这两条线是下
微处理器控制，积极的行动应的EM
ployed否定这些控制线的可能性
弹跳，并产生不必要的存储区。最安全
方法是写入后发出WRDS命令
序列也是继存储操作。注：一个
内部存储可能需要长达5ms的;因此，主机
微处理器应启动后延迟5毫秒
保存之前发出WRDS命令。
硬件掉电保护功能
（当“写使能”锁存器和“以前的召回”锁
不在复位状态） ：
无论是持
召回
低，CE为低电平或
商店
在掉电模式下可以防止无意中的高
STORE 。
4
QQ：2881677436 复制
