怀特电子设计
WV3HG128M72AER-D6
高级*
1GB - 128Mx72 DDR2 SDRAM注册瓦特/ PLL
特点
240针，双列直插存储器模块
快速数据传输率： PC2-6400 * ， PC2-5300 * ，
PC2-4300和PC2-3200
采用800 ， 667 ， 533和400 MT / s的DDR2 SDRAM
组件
V
CC
= V
CCQ
= 1.8V
JEDEC标准的1.8V的I / O（ SSTL_18兼容）
差分数据选通（ DQS ， DQS ＃ ）选项
四位预取架构
DLL对齐DQ和DQS转换与CK
多个内部器件银行并发
手术
支持重复的输出选通（ RDQS / RDQS ＃ ）
可编程CAS＃延迟（CL） ： 3 ，4，5和6中
可调节的数据输出驱动强度
片上端接（ ODT ）
发布于CAS＃延迟：0， 1，2， 3和4
串行存在检测（ SPD ）与EEPROM
64毫秒： 8,192刷新周期
金缘接触
产品是无铅
符合RoHS
封装选项
240针DIMM
PCB - 29.97毫米（ 1.18" ）最大
描述
该WV3HG128M72AER是128Mx72双倍数据速率
DDR2 SDRAM高密度模块。此内存模块
由18 128Mx4位有4个DDR2银行
同步DRAM的FBGA封装，安装在
240针DIMM FR4基板。
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改或取消，恕不另行通知。
注：可用性咨询工厂：
供应商源控制选项
工业温度选项
工作频率
PC2-3200
时钟速度
CL -T
RCD
-t
RP
*咨询工厂的可用性
PC2-4300
266MHz
4-4-4
PC2-5300*
333MHz
5-5-5
PC2-6400*
400MHz
6-6-6
200MHz
3-3-3
2005年3月
第0版
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
引脚配置
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
符号
V
REF
V
SS
DQ0
DQ1
V
SS
DQS0#
DQS0
V
SS
DQ2
DQ3
V
SS
DQ8
DQ9
V
SS
DQS1#
DQS1
V
SS
RESET＃
NC
V
SS
DQ10
DQ11
V
SS
DQ16
DQ17
V
SS
DQS2#
DQS2
V
SS
DQ18
DQ19
V
SS
DQ24
DQ25
V
SS
DQS3#
DQS3
V
SS
DQ26
DQ27
V
SS
CB0
CB1
V
SS
DQS8#
DQS8
V
SS
CB2
CB3
V
SS
V
CCQ
CKE0
V
CC
NC
NC
V
CCQ
A11
A7
V
CC
A5
PIN号
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
符号
A4
V
CCQ
A2
V
CC
V
SS
V
SS
V
CC
NC
V
CC
A10/AP
BA0
V
CCQ
WE＃
CAS ＃
V
CCQ
NC
NC
V
CCQ
V
SS
DQ32
DQ33
V
SS
DQS4#
DQS4
V
SS
DQ34
DQ35
V
SS
DQ40
DQ41
V
SS
DQS5#
DQS5
V
SS
DQ42
DQ43
V
SS
DQ48
DQ49
V
SS
SA2
NC
V
SS
DQS6#
DQS6
V
SS
DQ50
DQ51
V
SS
DQ56
DQ57
V
SS
DQS7#
DQS7
V
SS
DQ58
DQ59
V
SS
SDA
SCL
PIN号
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
符号
V
SS
DQ4
DQ5
V
SS
DM0/DQS9
NC/DQS9#
V
SS
DQ6
DQ7
V
SS
DQ12
DQ13
V
SS
DM1/DQS10
NC/DQS10#
V
SS
NC
NC
V
SS
DQ14
DQ15
V
SS
DQ20
DQ21
V
SS
DM2/DQS11
NC/DQS11#
V
SS
DQ22
DQ23
V
SS
DQ28
DQ29
V
SS
DM3/DQS12
NC/DQS12#
V
SS
DQ30
DQ31
V
SS
CB4
CB5
V
SS
DM8/DQS17
NC/DQS17#
V
SS
CB6
CB7
V
SS
V
CCQ
NC
V
CC
NC
NC
V
CCQ
A12
A9
V
CC
A8
A6
PIN号
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
符号
V
CCQ
A3
A1
V
CC
CK0
CK0#
V
CC
A0
V
CC
BA1
V
CCQ
RAS ＃
S0#
V
CCQ
ODT0
A13
V
CC
V
SS
DQ36
DQ37
V
SS
DM4/DQS13
NC/DQS13#
V
SS
DQ38
DQ39
V
SS
DQ44
DQ45
V
SS
DM5/DQS14
NC/DQS14#
V
SS
DQ46
DQ47
V
SS
DQ52
DQ53
V
SS
NC
NC
V
SS
DM6/DQS15
NC/DQS15#
V
SS
DQ54
DQ55
V
SS
DQ60
DQ61
V
SS
DM7/DQS16
NC/DQS16#
V
SS
DQ62
DQ63
V
SS
V
CC
SPD
SA0
SA1
2
WV3HG128M72AER-D6
先进
引脚名称
引脚名称
CK0,CK0#
CKE0
CB0-CB7
RAS ＃
CAS ＃
WE＃
S0#
A0-A13
BA0,BA1
ODT0
SCL
SDA
SA0-SA2
DQ0-DQ63
DQS0-DQS17
DQS0#-DQS17#
V
CC
V
CCQ
V
SS
V
REF
V
CC
SPD
NC
RESET＃
功能
时钟输入端，正线
时钟使能
校验位
行地址选通
列地址选通
写使能
芯片选择
地址输入
SDRAM行地址
片上终端控制
串行存在检测（ SPD ）时钟输入
SPD数据输入/输出
SPD地址
数据输入/输出
数据选通信号
数据选通信号的补
内核和I / O电源（ 1.8V ）
I / O电源（ 1.8V ）
地
输入/输出参考
SPD电源
备用针，无连接
寄存器复位输入
*这些引脚没有这个模块中使用
2005年3月
第0版
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WV3HG128M72AER-D6
先进
功能框图
V
SS
RS0#
DQS0
DQS0#
DQ0
DQ1
DQ2
DQ3
DQS1
DQS1#
DQ8
DQ9
DQ10
DQ11
DQS2
DQS2#
DQ16
DQ17
DQ18
DQ19
DQS3
DQS3#
DQ24
DQ25
DQ26
DQ27
DQS4
DQS4#
DQ32
DQ33
DQ34
DQ35
DQS5
DQS5#
DQ40
DQ41
DQ42
DQ43
DQS6
DQS6#
DQ48
DQ49
DQ50
DQ51
DQS7
DQS7#
DQ56
DQ57
DQ58
DQ59
DQS8
DQS8#
CB0
CB1
CB2
CB3
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
CB4
CB5
CB6
CB7
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ60
DQ61
DQ62
DQ63
DM8/DQS17
NC/DQS17#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ52
DQ53
DQ54
DQ55
DM7/DQS16
NC/DQS16#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ44
DQ45
DQ46
DQ47
DM6/DQS15
NC/DQS15#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ36
DQ37
DQ38
DQ39
DM5/DQS14
NC/DQS14#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ28
DQ29
DQ30
DQ31
DM4/DQS13
NC/DQS13#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ20
DQ21
DQ22
DQ23
DM3/DQS12
NC/DQS12#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ12
DQ13
DQ14
DQ15
DM2/DQS11
NC/DQS11#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DQ4
DQ5
DQ6
DQ7
DM1/DQS10
NC/DQS10#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
DM0/DQS9
NC/DQS9#
DM
I / O 0
I / O 1
I / O 2
I / O 3
CS ＃ DQS DQS ＃
串行PD
SCL
WP A0
A1
A2
SDA
SA0 SA1 SA2
V
CCSPD
V
CC
/V
CCQ
V
REF
V
SS
串行PD
DDR2 SDRAM芯片
DDR2 SDRAM芯片
DDR2 SDRAM芯片
S0#
BA0 - BA1
A0 - A13
RAS ＃
CAS ＃
WE＃
CKE0
ODT0
RESET＃
PCK7
PCK7#
1:2
R
E
G
I
S
T
E
R
RST ＃
CK0
RS0 ＃ ： DDR2 SDRAM芯片
RBA0 - RBA1 ： DDR2 SDRAM芯片
RA0 - RA13 ： DDR2 SDRAM芯片
RRAS ＃ ： DDR2 SDRAM芯片
RCAS ＃ ： DDR2 SDRAM芯片
RWE ＃ ： DDR2 SDRAM芯片
RCKE0 ： DDR2 SDRAM芯片
RODT0 ： DDR2 SDRAM芯片
CK0#
RESET＃
P
L
L
OE
PCK0 - PCK6 ， PCK8 ， PCK9
CK ： DDR2 SDRAM芯片
CK ＃ ： DDR2 SDRAM芯片
PCK0 ＃ -PCK6 ＃ ， PCK8 ＃ ， PCK9 ＃
PCK7
CK ：注册
PCK7#
CK ＃ ：注册
注：所有电阻值是22欧姆，除非另有规定ED 。
2005年3月
第0版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
参考V所有电压
SS
等级
参数
电源电压
电源电压为DLL
电源电压输出
输入参考电压
终止电压
符号
V
CC
V
CCL
V
CCQ
V
REF
V
TT
分钟。
1.7
1.7
1.7
0.49*V
CCQ
V
REF
-0.04
TYPE
1.8
1.8
1.8
0.50*V
CCQ
V
REF
WV3HG128M72AER-D6
先进
建议的直流工作条件
马克斯。
1.9
1.9
1.9
0.51*V
CCQ
V
REF
+0.04
单位
V
V
V
V
V
笔记
4
4
1, 2
3
没有特定网络连接C设备V
CC
电源电压要求SSTL- 1.8合规性。但在所有条件下V
CCQ
必须小于或等于V
CC
.
1. V的值
REF
可以由用户进行选择，以提供最佳的噪声容限的系统。 V典型值
REF
预计是约0.5 x垂直
CCQ
该发射
设备和V
REF
预计跟踪变化为V
CCQ
.
2.峰值到峰值的V AC噪音
REF
不得超过+/- 2 ％的V
REF
（直流） 。
3. V
TT
发射装置必须跟踪V
REF
的接收装置。
4. AC参数测量V
CC
, V
CCQ
和V
CC
DL绑在一起。
绝对最大额定值
SSTL_1.8V
符号
V
CC
V
CCQ
V
CCL
V
IN
, V
OUT
T
英镑
参数
在V电压
CC
引脚相对于V
SS
在V电压
CCQ
引脚相对于V
SS
在V电压
CCL
引脚相对于V
SS
任何引脚相对于V电压
SS
储存温度
等级
- 1.0 V - 2.3 V
- 0.5 V - 2.3 V
- 0.5 V - 2.3 V
- 0.5 V - 2.3 V
-55到+100
单位
V
V
V
V
C
笔记
5
5
5
5
5, 6
5.强调大于下"Absolute最大Ratings"可能会对设备造成永久性损坏。这是一个额定值只和功能操作
器件在这些或以上的本规范的业务部门所标明的任何其他条件不暗示。暴露在绝对最大额定值条件下，
长时间会影响其可靠性。
6.储存温度是在DRAM中心/顶侧的情况下表面温度。为测量条件，请参阅JESD51-2标准。
电容
T
A
= 25 ° C，F = 1MHz时， V
CC
= V
CCQ
= 1.8V
参数
输入电容： CK ， CK ＃
输入电容： CKE ， CS ＃
输入电容：地址。 RAS ＃ ， CAS ＃ ， WE＃
输入/输出电容： DQ ， DQS ， DM ， DQS ＃
符号
CCK
CI
1
CI
2
CI
O
最大
11
12
12
10
单位
pF
pF
pF
pF
2005年3月
第0版
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
仅包括DDR2 SDRAM组件
符号
I
DD0
提出条件
WV3HG128M72AER-D6
先进
DDR2我
DD
规格和条件
534
2,420
403
2,250
单位
mA
经营一家银行主动预充电电流;
t
CK
= t
CK
(I
DD
), t
RC
= t
RC
(I
DD
), t
RAS
= t
RAS
MIN （我
DD
） ; CKE为高电平， CS \\为高电平有效命令的;
地址总线输入的切换;数据总线输入切换
经营一家银行主动阅读的预充电电流;
I
OUT
= 0毫安; BL = 4， CL = CL（我
DD
） ，AL = 0;吨
CK
= t
CK
(I
DD
), t
RC
= t
RC
(I
DD
), t
RAS
= t
RAS
MIN （我
DD
), t
RCD
= t
RCD
(I
DD
);
CKE为高电平， CS \\为高电平有效命令的;地址businputs被切换;数据图案是
一样的我
DD
6W
预充电掉电电流;
所有银行闲置;吨
CK
= t
CK
(I
DD
） ; CKE低;其它的控制和地址总线输入是稳定的;数据总线
输入浮动
预充电安静的待机电流;
所有银行闲置;吨
CK
= t
CK
(I
DD
） ; CKE为高电平， CS \\高;其他的控制和地址总线inputsare平稳;
数据总线输入浮动
预充电待机电流;
所有银行闲置;吨
CK
= t
CK
(I
DD
） ; CKE为高电平， CS \\高;其它的控制和地址总线输入是
开关;数据总线输入切换
主动掉电电流;
所有银行开放;吨
CK
= t
CK
(I
DD
） ; CKE低;其它的控制和地址
公交车的投入是稳定的;数据总线输入浮动
快速PDN退出刘健（ 12 ） = 0毫安
慢PDN退出刘健（ 12 ） = 1毫安
I
DD1
2,640
2,400
mA
I
DD2P
730
670
mA
I
DD2Q
1,110
1,110
mA
I
DD2N
1,090
1,190
600
1,840
1,060
1,130
570
1,730
mA
mA
mA
mA
I
DD3P
I
DD3N
当前待机电流;
所有银行开放;吨
CK
= t
CK
(I
DD
), t
RAS
= t
RAS
MAX（我
DD
), t
RP
= t
RP
(I
DD
） ; CKE为高电平， CS \\为高电平有效的
命令;其他的控制和地址总线输入切换;数据总线输入切换
工作突发写入电流;
所有银行开放，连续的突发写入; BL = 4， CL = CL（我
DD
） ，AL = 0;吨
CK
= t
CK
(I
DD
), t
RAS
= t
RAS
MAX（我
DD
), t
RP
= t
RP
(I
DD
） ; CKE为高电平， CS \\为高电平有效命令的;地址总线输入切换;数据
总线输入切换
工作突发读取电流;
所有银行开放，连续的突发读取，我
OUT
= 0毫安; BL = 4， CL = CL（我
DD
） ，AL = 0;吨
CK
= t
CK
(I
DD
), t
RAS
=
t
RAS
MAX（我
DD
), t
RP
= t
RP
(I
DD
） ; CKE为高电平， CS \\为高电平有效命令的;地址总线输入是
开关;数据模式是相同的，因为我
DD
6W
连拍自动刷新电流;
t
CK
= t
CK
(I
DD
） ;在每个T刷新命令
RFC
(I
DD
）区间; CKE为高电平， CS \\为高电平有效的
命令;其他的控制和地址总线输入切换;数据总线输入切换
自刷新电流;
CK和CK \\在0V ; CKE 0.2V ;其它的控制和地址总线输入
是浮动的;数据总线输入浮动
经营银行交织读取电流;
所有银行交错读取，我
OUT
= 0毫安; BL = 4， CL = CL（我
DD
） ， AL = T
RC
D（我
DD
)-1*t
CK
(I
DD
); t
CK
= t
CK
(I
DD
), t
RC
=
t
RC
(I
DD
), t
RRD
= t
RRD
(I
DD
), t
RCD
= 1*t
CK
(I
DD
） ; CKE为高电平， CS \\为高电平有效命令的;地址
公交车的投入是稳定的过程中取消选择;数据模式是相同的，因为我
DD6R
;请参阅下页
详细的时序条件
I
DD6W
3,550
2,810
mA
I
DD6R
3,230
2,730
mA
I
DD5B
3,610
3,430
mA
I
DD6
740
680
mA
I
DD7
5,540
5,210
mA
2005年3月
第0版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2880707522 复制
