怀特电子设计
WV3EG64M64ETSU-D3
初步*
512MB - 64Mx64 DDR SDRAM UNBUFFERED
特点
双倍数据速率架构
PC2700 @ CL 2.5
双向数据选通（ DQS）
差分时钟输入（ CK & CK ＃ ）
可编程只读延迟2,2.5 （时钟）
可编程的突发长度（ 2,4,8 ）
可编程突发类型（顺序&交错）
边沿对齐的数据输出，中心对齐的数据输入。
汽车和自刷新（ 8K / 64ms的刷新）
串行存在检测与EEPROM
电源：
V
CC
= V
CCQ
= +2.5V ±0.2V
184针DIMM封装
D3 PCB高度： 28.58毫米（ 1.125" ）
注：可用性咨询工厂：
符合RoHS标准的产品
供应商源控制选项
工业温度选项
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改，恕不另行通知。
描述
该WV3EG64M64ETSU是64Mx64双倍数据速率
基于512Mb的DDR SDRAM SDRAM内存模块
组件。该模块由8 64Mx8 DDR
在66引脚TSOP封装的SDRAM安装在一个184
脚基。
同步设计允许与精确的周期控制
使用系统时钟。数据I / O事务是可能的
两边缘和突发长度允许在同一个设备要
对于各种高带宽是有用的，高性能
存储器系统的应用程序。
工作频率
DDR333 @ CL = 2.5
时钟速度
CL -T
RCD
-t
RP
166MHz
2.5-3-3
2005年8月
第1版
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WV3EG64M64ETSU-D3
初步
引脚配置
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
符号
V
REF
DQ0
V
SS
DQ1
DQS0
DQ2
V
CC
DQ3
NC
NC
V
SS
DQ8
DQ9
DQS1
V
CCQ
CK1
CK1#
V
SS
DQ10
DQ11
CKE0
V
CCQ
DQ16
DQ17
DQS2
V
SS
A9
DQ18
A7
V
CCQ
DQ19
A5
DQ24
V
SS
DQ25
DQS3
A4
V
CC
DQ26
DQ27
A2
V
SS
A1
NC
NC
V
CC
针
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
符号
NC
A0
NC
V
SS
NC
BA1
DQ32
V
CCQ
DQ33
DQS4
DQ34
V
SS
BA0
DQ35
DQ40
V
CCQ
WE＃
DQ41
CAS ＃
V
SS
DQS5
DQ42
DQ43
V
CC
NC
DQ48
DQ49
V
SS
CK2#
CK2
V
CCQ
DQS6
DQ50
DQ51
V
SS
V
赛迪
DQ56
DQ57
V
CC
DQS7
DQ58
DQ59
V
SS
NC
SDA
SCL
针
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
符号
V
SS
DQ4
DQ5
V
CCQ
DM0
DQ6
DQ7
V
SS
NC
NC
NC
V
CCQ
DQ12
DQ13
DM1
V
CC
DQ14
DQ15
NC
V
CCQ
NC
DQ20
A12
V
SS
DQ21
A11
DM2
V
CC
DQ22
A8
DQ23
V
SS
A6
DQ28
DQ29
V
CCQ
DM3
A3
DQ30
V
SS
DQ31
NC
NC
V
CCQ
CK0
CK0#
针
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
符号
V
SS
NC
A10
NC
V
CCQ
NC
V
SS
DQ36
DQ37
V
CC
DM4
DQ38
DQ39
V
SS
DQ44
RAS ＃
DQ45
V
CCQ
CS0#
NC
DM5
V
SS
DQ46
DQ47
NC
V
CCQ
DQ52
DQ53
NC
V
CC
DM6
DQ54
DQ55
V
CCQ
NC
DQ60
DQ61
V
SS
DM7
DQ62
DQ63
V
CCQ
SA0
SA1
SA2
V
CCSPD
A0-A12
BA0-BA1
DQ0-DQ63
DQS0-DQS7
CK0 ， CK1 ， CK2
CK0 ＃ ， ＃ CK1 ， CK2 ＃
CKE0
CS0#
RAS ＃
CAS ＃
WE＃
DM0-DM7
V
CC
V
CCQ
V
SS
V
REF
V
CCSPD
SDA
SCL
SA0-SA2
V
赛迪
NC
引脚名称
地址输入（复用）
银行选择地址
数据输入/输出
数据选通输入/输出
时钟输入
时钟输入
时钟使能输入
片选输入
行地址选通
列地址选通
写使能
数据，在掩模
电源
电源的DQS
地
电源为参考
串行EEPROM电源
串行数据I / O
串行时钟
地址在EEPROM
V
CC
Indenti科幻阳离子标志
无连接
2005年8月
第1版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WV3EG64M64ETSU-D3
初步
功能框图
CS0#
DQS0
DM0
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DQS4
DM4
DM
DQ7
DQ6
DQ1
DQ0
DQ5
DQ4
DQ3
DQ2
CS ＃
的DQ
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
串行PD
SCL
WP
SDA
A0
A1
A2
SA0 SA1 SA2
时钟
输入
CK0 ， CK0 ＃
CK1 ， CK1 ＃
CK2 ， CK2 ＃
时钟布线
DDR SDRAM的
*时钟网络布线
DRAM 1
1.5PF
2 DDR SDRAM的
3的DDR SDRAM
3的DDR SDRAM
R = 120欧姆
卡
EDGE
DRAM 3
1.5PF
DRAM 5
BA0-BA1
A0-A12
RAS ＃
CAS ＃
CKE0
WE＃
BA0 - BA1 ： DDR SDRAM的
A0 - A12 ： DDR SDRAM的
RAS ＃ ： DDR SDRAM的
CAS ＃ ： DDR SDRAM的
CKE ： DDR SDRAM的
WE＃ ： DDR SDRAM的
V
CCSPD
V
CC
/V
CCQ
V
REF
V
SS
SPD
DDR SDRAM的
DDR SDRAM的
DDR SDRAM的
1.5PF
注：所有datalines通过一个22欧姆的串联电阻终止。
注意事项：
1. DQ到I / O接线被示为推荐，但也可以改变。
2. DQ / DQS / DM / CKE / CS ＃的关系必须保持，如图所示。
2005年8月
第1版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WV3EG64M64ETSU-D3
初步
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
CC
供应相对于V
SS
在V电压
CCQ
供应相对于V
SS
储存温度
工作温度
功耗
短路电流
符号
V
IN
, V
OUT
V
CC
V
CCQ
T
英镑
T
A
P
D
I
OS
价值
-0.5到3.6
-1.0到3.6
-1.0到3.6
-55到+150
0至+70
8
50
单位
V
V
V
°C
°C
W
mA
注：如果“绝对最大额定值”超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压高的时间会影响器件的可靠性长时间
0°C
≤
T
A
≤
70℃ ，V
CC
= V
CCQ
= 2.5V ± 0.2V
参数
电源电压DDR266 / DDR333 （标称V
CC
2.5V的）
I / O电源电压DDR266 / DDR333 （标称V
CC
2.5V的）
I / O参考电压
I / O终端电压
输入逻辑高电压
输入逻辑低电压
输入电压电平， CK和CK ＃
输入差分电压， CK和CK ＃
输入交叉点电压， CK和CK ＃
地址， CAS＃ ，
RAS ＃ ， WE＃
CS ＃ ， CKE
CK ， CK ＃
DM
符号
V
CC
V
CCQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
V
IN
（DC）的
V
ID
（DC）的
V
IX
（DC）的
民
2.3
2.3
0.49*V
CCQ
V
REF
-0.04
V
REF
+0.15
-0.3
-0.3
0.36
0.3
-16
-16
-6
-2
-5
-16.8
16.8
-9
9
最大
2.7
2.7
0.51*V
CCQ
V
REF
+0.04
V
CCQ
+0.30
V
REF
-0.15
V
CCQ
+0.30
V
CCQ
+0.60
V
CCQ
+0.60
16
16
6
2
5
—
—
—
—
单位
V
V
V
V
V
V
V
V
uA
uA
uA
uA
uA
mA
mA
mA
mA
记
DC特性
1
2
3
输入漏电流
I
I
输出漏电流
高输出电流（正常strengh ） ; V
OUT
= V +0.84V
高输出电流（正常strengh ） ; V
OUT
= V
TT
-0.84V
高输出电流（半strengh ） ; V
OUT
= V
TT
+0.45V
高输出电流（半strengh ） ; V
OUT
= V
TT
-0.45V
I
OZ
I
OH
I
OL
I
OH
I
OL
注意事项：
1. V
REF
预计是等于0.5 * V
CCQ
发送设备的，并跟踪变化的相同的DC电平。峰到峰的V噪音
REF
不得超过直流±2％
价值
2. V
TT
不直接向设备施加。 V
TT
是预期的系统供给的信号终止电阻器，被设置等于V
REF
的，必须跟踪变化为V的DC电平
REF
3. V
ID
是在CK上的输入电平，并在CK＃的输入电平之间的差的量值。
电容
T
A
= 25 ° C，F = 1MHz时， V
CC
= V
CCQ
= 2.5V
参数
输入电容（ A0 - A12 ， BA0 - BA1 ， RAS ＃ ， CAS ＃ ， WE＃ ）
输入电容（ CKE0 ）
输入电容（ CS0 ＃ ）
输入电容（ CK0到CK2 ， CK0 ＃到＃ CK2 ）
输入电容（ DM0 - DM7 ）
数据和DQS输入/输出电容（ DQ0 - DQ63 ）
2005年8月
第1版
4
符号
C
IN1
C
IN2
C
IN3
C
IN4
C
IN5
C
OUT1
民
20
20
20
10
8
8
最大
28
28
28
13
9
9
单位
pF
pF
pF
pF
pF
pF
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
0°C
≤
T
A
≤
70℃ ，V
CC
= V
CCQ
= 2.5V ± 0.2V
仅包括DDR SDRAM组件
WV3EG64M64ETSU-D3
初步
I
DD
规格和测试条件
参数
符号
条件
一台设备的银行活动的;主动预充电;吨
RC
= t
RC （分钟）
; t
CK
= t
CK （分钟）
;
DQ ， DM和DQS输入每时钟周期一次改变;地址和控制
投入改变每两个时钟周期一次
一台设备的银行;主动读预充电; BL = 4;吨
RC
= t
RC （分钟）
; t
CK
= t
CK （分钟）
;
I
OUT
= 0毫安;地址和控制输入，每时钟周期一次改变
所有器件的银行处于闲置状态;掉电模式;吨
CK
= t
CK （分钟）
; CKE =低
CS ＃ =高;所有器件的银行处于闲置状态;吨
CK
= t
CK （分钟）
; CKE =高;地址
和其他控制输入变化的每个时钟周期一次。 V
IN
= V
REF
针对DQ ，
DQS和DM
一台设备的银行活动的;掉电模式;吨
CK
= t
CK （分钟）
; CKE =低
CS ＃ =高; CKE =高;一台设备的银行活动的;吨
RC
= t
RAS （最大）
;
t
CK
= t
CK （分钟）
; DQ ， DM和DQS输入每个时钟周期改变的两倍;地址
和其他控制输入变化一次，每个时钟周期
突发= 2;读取;可连拍;一台设备的银行活动的;地址
其他的控制输入每个时钟周期改变一次;吨
CK
= t
CK （分钟）
; I
OUT
= 0毫安
突发= 2;写;可连拍;一台设备的银行活动的;地址
其他的控制输入每个时钟周期改变一次;吨
CK
= t
CK （分钟）
; DQ ， DM和
DQS输入每个时钟周期改变的两倍
t
RC
= t
RFC （分钟）
CKE < 0.2V
四大银行设备读操作交错突发= 4自动预充电;
t
RC
= t
RFC （分钟）
; t
CK
= t
CK （分钟）
;地址和控制输入，只有在改变
主动读取或写入命令
DDR333 @
CL = 2.5
1000
单位
工作电流
I
DD0*
mA
工作电流
Percharge加电
向下待机电流
空闲待机电流
主动掉电
待机电流
主动待机
当前
工作电流
I
DD1*
I
DD2P**
1200
40
mA
mA
I
DD2F**
240
mA
I
DD3P**
240
mA
I
DD3N**
400
mA
I
DD4R*
1440
mA
工作电流
自动刷新当前
自刷新电流
Orerating电流
I
DD4W*
I
DD5**
I
DD6**
I
DD7*
1480
2000
40
3120
mA
mA
mA
mA
注意：这些特定网络阳离子适用于内置只有三星的组件模块。
*数值计算为一个模块级在我这运行状况及其他模块排名
DD2P
（ CKE LOW ）模式。
**计算所有模块的行列，此操作条件值。
2005年8月
第1版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2881677436 复制
