怀特电子设计
WV3EG6434S-BD4
高级*
256MB - 32Mx64 DDR SDRAM缓冲， W / PLL
特点
DDR266和DDR333
双倍数据速率架构
双向数据选通（ DQS）
差分时钟输入（ CK & CK ＃ ）
可编程只读延迟2,2.5 （时钟）
可编程的突发长度（ 2,4,8 ）
可编程突发类型（顺序&交错）
边沿对齐的数据输出，居中对齐数据输入
自动和自刷新
串行存在检测
电源： 2.5V ± 0.20V
标准的200针SO-DIMM封装
封装高度选项：
BD4 ： 31.75毫米（ 1.25" ）
注：可用性咨询工厂：
无铅和符合RoHS的产品
供应商源控制选项
工业温度选项
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改或取消，恕不另行通知。
描述
该WV3EG6434S是32Mx64双倍数据速率
基于256Mb的DDR SDRAM内存模块
SDRAM部分。该模块由8
32Mx8的DDR SDRAM的BGA封装安装在
200针FR4基板。
同步设计允许精确的周期控制
使用系统时钟。数据I / O交易
可能在两边和突发Lenths让
相同的设备，以对各种高带宽有用
高性能存储系统的应用程序。
工作频率
DDR333 @ CL = 2.5
时钟速度
CL -T
RCD
-t
RP
166MHz
2.5-3-3
DDR266 @ CL = 2
133MHz
2-2-2
DDR266 @ CL = 2.5
133MHz
2.5-3-3
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
销刀豆网络gurations
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
符号
V
REF
V
REF
V
SS
V
SS
DQ0
DQ4
DQ1
DQ5
V
CC
V
CC
DQS0
DM0
DQ2
DQ6
V
SS
V
SS
DQ3
DQ7
DQ8
DQ12
V
CC
V
CC
DQ9
DQ13
DQS1
DM1
V
SS
V
SS
DQ10
DQ14
DQ11
DQ15
V
CC
V
CC
CK0
V
CC
CK0#
V
SS
V
SS
V
SS
DQ16
DQ20
DQ17
DQ21
V
CC
V
CC
DQS2
DM2
DQ18
DQ22
针
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
符号
V
SS
V
SS
DQ19
DQ23
DQ24
DQ28
V
CC
V
CC
DQ25
DQ29
DQS3
DM3
V
SS
V
SS
DQ26
DQ30
DQ27
DQ31
V
CC
V
CC
NC
NC
NC
NC
V
SS
V
SS
*DQS8
*DM8
NC
NC
V
CC
V
CC
NC
NC
NC
NC
V
SS
V
SS
*CK2
V
SS
*CK2#
V
CC
V
CC
V
CC
*CKE1
CKE0
NC
NC
A12
A11
针
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
符号
A9
A8
V
SS
V
SS
A7
A6
A5
A4
A3
A2
A1
A0
V
CC
V
CC
A10/AP
BA1
BA0
RAS ＃
WE＃
CAS ＃
CS0
*CS1#
NC
NC
V
SS
V
SS
DQ32
DQ36
DQ33
DQ37
V
CC
V
CC
DQS4
DM4
DQ34
DQ38
V
SS
V
SS
DQ35
DQ39
DQ40
DQ44
V
CC
V
CC
DQ41
DQ45
DQS5
DM5
V
SS
V
SS
针
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
符号
DQ42
DQ46
DQ43
DQ47
V
CC
V
CC
V
CC
*CK1#
V
SS
*CK1
V
SS
V
SS
DQ48
DQ52
DQ49
DQ53
V
CC
V
CC
DQS6
DM6
DQ50
DQ54
V
SS
V
SS
DQ51
DQ55
DQ56
DQ60
V
CC
V
CC
DQ57
DQ61
DQS7
DM7
V
SS
V
SS
DQ58
DQ62
DQ59
DQ63
V
CC
V
CC
SDA
SA0
SCL
SA1
V
CCSPD
SA2
NC
NC
WV3EG6434S-BD4
先进
引脚名称
A0 – A12
BA0-BA1
DQ0-DQ63
DQS0-DQS7
CK0
CK0#
CKE0
CS0#
RAS ＃
CAS ＃
WE＃
DM0-DM7
V
CC
V
CCQ
V
SS
V
REF
V
CCSPD
SDA
SCL
SA0-SA2
V
赛迪
NC
地址输入（复用）
银行选择地址
数据输入/输出
数据选通输入/输出
时钟输入
时钟输入
时钟使能输入
片选输入
行地址选通
列地址选通
写使能
数据掩码
电源
电源的DQS
地
电源为参考
串行EEPROM电源
串行数据I / O
串行时钟
地址在EEPROM
V
CC
Identi科幻阳离子标志
无连接
*这些引脚没有这个模块中使用。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
功能框图
S0 ＃ CKE0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S0#
WV3EG6434S-BD4
先进
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S0#
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S1#
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S1#
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S0#
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S0#
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S1#
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
的DQ
DM
I/0 0
I/0 1
I/0 2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
S1#
BA0 - BA1
A0 - A12
RAS ＃
CAS ＃
WE＃
BA0 - BA1 ： DDR SDRAM的
A0 - A12 ： DDR SDRAM的
RAS ＃ ： SDRAM的
CAS ＃ ： SDRAM的
WE＃ ： SDRAM的
串行PD
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
V
CCSPD
V
CC
/V
CCQ
SPD
DDR SDRAM
CK0
CK0#
PLL
DDR SDRAM
DDR SDRAM
DDR SDRAM
DDR SDRAM
V
REF
V
SS
DDR SDRAM
DDR SDRAM
注：所有电阻值是22欧姆，除非另有规定ED 。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
CC
供应相对于V
SS
储存温度
功耗
短路电流
注意：
如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
WV3EG6434S-BD4
先进
符号
V
IN
, V
OUT
V
CC
, V
CCQ
T
英镑
P
D
I
OS
价值
-0.5到3.6
-1.0到3.6
-55到+150
8
50
单位
V
V
°C
W
mA
直流工作条件
T
A
= 0℃至70 ℃的
参数
电源电压（为设备标称V
CC
2.5V的）
I / O电源电压
I / O参考电压
I / O终端电压（系统）
输入逻辑高电压
输入逻辑低电压
输入电压电平， CK和CK ＃输入
输入差分电压， CK和CK ＃输入
输入交叉点电压， CK和CK ＃输入
输入漏电流
输出漏电流
输出高电流（普通strengh驱动程序） ; V
OUT
= V
TT
+ 0.84V
输出高电流（普通strengh驱动程序） ; V
OUT
= V
TT
- 0.84V
输出高电流（半strengh驱动程序） ; V
OUT
= V
TT
+ 0.45V
输出高电流（半strengh驱动程序） ; V
OUT
= V
TT
- 0.45V
符号
V
CC
V
CCQ
V
REF
V
TT
V
IH
（DC）的
V
IL
（DC）的
V
IN
（DC）的
V
ID
（DC）的
V
IX
（DC）的
I
I
I
OZ
I
OH
I
OL
I
OH
I
OL
民
2.3
2.3
V
CCQ
/2-50mV
V
REF
-0.04
V
REF
+0.15
-0.3
-0.3
0.3
1.15
-2
-5
-16.8
16.8
-9
9
最大
2.7
2.7
V
CCQ
/2+50mV
V
REF
+0.04
V
CCQ
+0.3
V
REF
-0.15
V
CCQ
+0.3
V
CCQ
+0.6
1.35
2
5
单位
V
V
V
V
V
V
V
V
V
uA
uA
mA
mA
mA
mA
记
1
2
4
4
3
5
注意事项：
1.包括± 25mV的利润率V的直流偏置
REF
和总和为± 50mV的保证金为所有AC噪声和直流偏移的V
REF
带宽限制到20MHz 。在DRAM必须
容纳V DRAM的电流尖峰
REF
并连接到V内部DRAM噪音
REF
这两者都可能导致V
REF
噪声。 V
REF
应失配上≤ 3NH的电感。
2. V
TT
不直接向设备施加。 V
TT
是预期的系统供给的信号终止电阻器，被设置等于V
REF
的，必须跟踪变化为V的DC电平
REF
3. V
ID
是在CK上的输入电平，并在CK上的输入电平之间的差的量值。
4.这些参数应在实际组件的引脚进行测试，并且可以在任一销或在模拟垫进行检查。交流和直流输入特定网络阳离子是相对于
V
REF
包裹已带宽限制为200MHZ 。
5 V的值
IX
预计相当于0.5 * V
CCQ
发送设备的，并且必须跟踪变化的相同的DC电平。
电容
T
A
= 25 ° C，F = 1MHz时， V
CC
= 2.5V, V
REF
=2.5V
±
200mV
参数
输入电容（ A0 - A12 ）
输入电容（ RAS ＃ ， CAS ＃ ， WE＃ ）
输入电容（ CKE0 ）
输入电容（ CK0 ， CK0 ＃ ）
输入电容（ CS0 ＃ ）
输入电容（ DQM0 - DQM8 ）
输入电容（ BA0 - BA1 ）
数据输入/输出电容（ DQ0 - DQ63 ）（ DQS）
2005年4月
第0版
4
符号
C
IN1
C
IN2
C
IN3
C
IN4
C
IN5
C
IN6
C
IN7
C
OUT
最大
21
21
21
3
12
10
21
10
单位
pF
pF
pF
pF
pF
pF
pF
pF
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WV3EG6434S-BD4
先进
I
DD
规格和测试条件
推荐的工作条件下， 0 °C≤牛逼
A
= 70℃ ，V
CCQ
= 2.5V ±0.2V, V
CC
= 2.5V ±0.2V
DDR333@
CL=2.5
参数
工作电流
符号条件
I
DD0
一台设备的银行;主动 - 预充电;吨
RC
=t
RC
（分钟） ;吨
CK
=t
CK
（分钟） ;
DQ ， DM和DQS输入每个时钟周期改变一次;地址
和控制输入改变一次两个周期。
一台设备的银行;主动读预充电;突发= 2;吨
RC
=t
RC
（分
);t
CK
=t
CK
（MIN） ; IOUT = 0毫安;地址和控制输入变化
一旦每个时钟周期。
所有的设备闲置的银行;关断模式;吨
CK
=t
CK
（分钟） ;
CKE = （低）
CS ＃ =高;所有的设备闲置的银行;吨
CK
=t
CK
（MIN） ; CKE =高;
地址和其它控制输入每个时钟周期变化一次。
VIN = VREF为DQ ， DQS和DM 。
CS ＃ > = V
IH
（分钟） ;所有银行闲置; CKE > = V
IH
（分钟） ;吨
CK
= 100MHz的
为DDR200 ， 133Mhz的为DDR266A & DDR266B ;地址
其他的控制输入与稳定，保持> = V
IH
（分钟）或=
＆ LT ; V
IL
（MAX） ; V
IN
= V
REF
针对DQ ， DQS和DM
一台设备的银行活动的;掉电模式;吨
CK
（MIN） ; CKE = （低）
CS ＃ =高; CKE =高;一台设备的银行;主动预充电;
t
RC
=t
RAS
（MAX） ;吨
CK
=t
CK
（MIN） ; DQ ， DM和DQS输入变化
每两次时钟周期;地址和其它控制输入变化
一旦每个时钟周期。
突发= 2;读取;连续爆裂;一台设备的银行
活性;地址和控制输入，每个时钟周期改变一次;
t
CK
=t
CK
（MIN） ; IOUT = 0毫安。
突发= 2;写;连续爆裂;一台设备的银行活动的;
地址和控制输入，每个时钟周期改变一次;
t
CK
=t
CK
（MIN） ; DQ ， DM和DQS输入每个时钟改变两倍
周期。
t
RC
=t
RC
（分钟）
CKE
≤
0.2V
四大行交错读取（ BL = 4）自动预充电用
t
RC
=t
RC
（分钟） ;吨
CK
=t
CK
（MIN） ;地址和控制输入的变化
只有在有效的读或写命令。
最大
720
DDR266@
CL=2
最大
640
DDR266@
CL=2.5
最大
640
单位
mA
920
840
840
mA
工作电流
预充电掉电
待机电流
空闲待机电流
I
DD1
I
DD2P
24
240
24
200
24
200
mA
mA
I
DD2F
200
185
185
mA
预充电安静
待机电流
主动掉电
待机电流
I
DD2Q
I
DD3P
280
440
240
360
240
360
mA
mA
主动待机电流
I
DD3N
1280
1120
1120
mA
工作电流
I
DD4R
1280
1080
1080
mA
工作电流
I
DD4W
自动刷新当前
自刷新电流
工作电流
I
DD5
I
DD6
I
DD7A
1360
24
2240
1280
24
2080
1280
24
2080
mA
mA
mA
注：我
DD
speici科幻阳离子是基于三星的组件。其它DRAM制造商特定网络连接的阳离子可以是不同的。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2880707522 复制
