怀特电子设计
2GB - 2x128Mx72 SDRAM ，注册
特点
突发模式工作
自动和自刷新功能
LVTTL兼容的输入和输出
串行存在检测与EEPROM
完全同步：所有信号都登记在
在系统时钟的上升沿
可编程突发长度：1， 2 ，4，8或全
页面
3.3V ± 0.3V电源
双列
168针DIMM的JEDEC
PCB - AD2 ： 28.58毫米（ 1.125 “ ） TYP
WV3DG72256V-AD2
初步
描述
该WV3DG72256V是2x128Mx72同步DRAM
模块，它由18 256Mx4 SDRAM堆叠
组件（从叠128Mx4 ）的TSOP II封装，
输入控制信号和一个2Kb的两个18位驱动器IC
EEPROM采用8引脚TSSOP封装的串行设备
检测它们安装在一个168针DIMM多层
FR4基板上。
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改，恕不另行通知。
注：可用性咨询工厂：
符合RoHS标准的产品
供应商源控制选项
工业温度选项
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
V
SS
DQ0
DQ1
DQ2
DQ3
V
CC
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
CC
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
V
CC
WE＃
DQM0
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
后
DQM1
CS0#
NC
V
SS
A0
A2
A4
A6
A8
A10/AP
BA1
V
CC
V
CC
CLK0
V
SS
NC
CS2#
DQM2
DQM3
NC
V
CC
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
CC
DQ20
NC
* VREF
*CKE1
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
CC
DQ28
DQ29
DQ30
DQ31
V
SS
NC
NC
WP
SDA
SCL
V
CC
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
CC
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
CC
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
V
CC
CAS ＃
DQM4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1#
RAS ＃
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
CC
NC
A12
V
SS
CKE0
CS3#
DQM6
DQM7
NC
V
CC
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
CC
DQ52
NC
*V
REF
雷杰
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
CC
DQ60
DQ61
DQ62
DQ63
V
SS
NC
NC
SA0
SA1
SA2
V
CC
引脚名称
A0 – A12
BA0-1
DQ0-63
CB0-7
CLK0
CKE0
CS0 ＃ - ＃ CS3
RAS ＃
CAS ＃
WE＃
DQM0-7
V
CC
V
SS
V
REF
雷杰
SDA
SCL
SA0-2
NC
地址输入（复用）
选择银行
数据输入/输出
校验位（数据输入/数据输出）
时钟输入
时钟使能输入
片选输入
行地址选通
列地址选通
写使能
DQM
电源（ 3.3V ）
地
电源为参考
注册启用
串行数据I / O
串行时钟
地址在EEPROM
无连接
*此模块中未使用的引脚。
2006年1月
第0版
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
功能框图
BCS1 ＃ ，B
2
CKE0
BCS0 ＃ ，B
0
CKE0
PCLK0
B
0
RAS ＃ ，B
0
CAS ＃ ，B
0
WE＃ ，B
0
BA0 ，B
0
BA1
B
0
A0~B
0
A12
BDQM0
DQ0~3
10
PCLK1
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
WV3DG72256V-AD2
初步*
BDQM4
DQ32~35
10
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
10
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
10
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
10
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
10
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
DQ0~7
10
PCLK2
DQ36~39
DQ0~11
10
PCLK3
BDQM5
DQ40~43
DQ0~15
10
PCLK4
DQ44~47
CB0~3
10
BCS3 ＃ ，B
3
CKE0
BCS2 ，B
1
CKE0
PCLK5
DQ4~7
BDQM2
DQ16~19
10
PCLK6
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
BDQM6
DQ48~51
10
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS1 ， CKE
CTL
添加
DQM
DQ0~3
DQ20~23
10
PCLK7
DQ52~55
10
BDQM3
DQ24~27
10
PCLK8
B
1
RAS ＃ ，B
1
CAS ＃ ，B
1
WE＃ ，B
1
BA0 ，B
1
BA1
B
1
A0~B
1
A12
DQ28~31
DQ56~59
10
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
CLK ＃
CS0 ， CKE
CTL
添加
DQM
DQ0~3
V
SS
DQ60~63
10
V
CC
IY0
IY1
IY2
IY3
IY4
IY5
IY6
IY7
IY8
IY9
PCLK0
PCLK1
PCLK2
PCLK3
PCLK4
PCLK5
PCLK6
PCLK7
PCLK8
PCLK9
CLK1,2,3
10
12pF
V
CC
10k
PCLK9
雷杰
A
11
, A
12
,
BA1
＃ CS2 ， CS3 ＃
CKE0
DQM2 ， 3 ，6，7
74ALVCF162835
LE
OE ＃
B
0
A
11
, B
0
A
12
, B
0
BA1
B
1
A
11
, B
1
A
12
, B
1
BA1
BCS2 ， BCS3
B
0
CKE0 ，B
1
CKE0
B
2
CKE0,B
3
CKE0
DQM2 ， 3 ，6，7
CLK0,2,3
10
12pF
CLK
FBIN
*1
G
AGND
AV
CC
CDCF2510
串行PD
SCL
WP
47K
A
3
~A1
0,
BA0
B
0
A
3
~B
0
A
10
, B
0
BA0
B
1
A
3
~B
1
A
10
, B
1
BA0
FBOUT
74ALVCF162835
Cb
记
1. Cb的实际值将依赖于所选择的锁相环。
LE
A
0,
A
1
, A
2
RAS ＃ ， CAS ＃ ， WE＃
CS0 ＃ ， CS1 ＃
DQM0 ，1， 4,5
OE ＃
B
0
A
0
, B
0
A
1,
B
0
BA
2
B
1
A
0
, B
1
A
1
,B
1
BA
2
B
0
RAS ＃ ， BCAS ＃ ，B
0
WE＃
B
1
RAS ＃ ， BCAS ＃ ，B
1
WE＃
BCS0 ， BCS1
DQM0 ，1， 4,5
SDA
A0
SA0
A1
SA1
A2
SA2
74ALVCF162835
LE
OE ＃
2006年1月
第0版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
CC
供应相对于V
SS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
CC
, V
CCQ
T
英镑
P
D
I
OS
价值
WV3DG72256V-AD2
初步*
单位
V
V
°C
W
mA
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
36
50
注意：如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
建议的直流工作条件
电压参考： V
SS
= 0V ， 0℃下≤
A
≤ 70°
参数
电源电压
输入高电压
输入低电压
输出高电压
输出低电压
输入漏电流
符号
V
CC
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
—
-10
典型值
3.3
3.0
—
—
—
—
最大
3.6
V
CCQ
+0.3
0.8
—
0.4
10
单位
V
V
V
V
V
μA
1
2
I
OH
= -2mA
I
OL
= -2mA
3
记
注：1， V
IH
（最大）= 5.6伏交流电。过冲电压持续时间≤ 3纳秒。
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间≤ 3纳秒。
3.任何输入0V ≤ V
IN
≤ V
CCQ
输入漏电流包括高阻输出漏所有双向缓冲器
与三态输出。
电容
T
A
= 25 ° C，F = 1MHz时， V
CC
= 3.3V, V
REF
= 1.4V
±
200mV
参数
输入电容（ A0 - A12 ， BA0 - BA1 ）
输入电容（ RAS ＃ ， CAS ＃ ， WE＃ ）
输入电容（ CKE0 ）
输入电容（ CLK0 ）
输入电容（ CS0 ＃ - ＃ CS3 ）
输入电容（ DQM0 - DQM7 ）
数据输入/输出电容（ DQ0 - DQ63 ），（ CB0 - BC7 ）
符号
C
IN1
C
IN2
C
IN3
C
IN4
C
IN5
C
IN6
C
OUT
最大
15
15
15
20
15
15
22
单位
pF
pF
pF
pF
pF
pF
pF
2006年1月
第0版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
V
CC
= 3.3V ， 0 ℃，
≤
T
A
≤
70°C
参数
工作电流
（一银行活动）
预充电待机电流
在掉电模式
预充电待机电流
在非掉电模式
符号
突发长度= 1
t
RC
≥ t
RC
（分钟）
I
OL
= 0毫安
C
KE
≤ V
IL
（最大值），叔
CC
= 10ns的
C
KE
& CLK ≤ V
IL
（最大值），叔
CC
= ∞
C
KE
≥ V
IH
（分钟） ， CS ≥ V
IH
（分钟） ，T
CC
=10ns
输入信号中20充电一次
C
KE
≥ V
IH
（分钟） ， CLK ≤ V
IL
（最大值），叔
CC
= ∞
输入信号是稳定的
C
KE
≥ V
IL
（最大值），叔
CC
= 10ns的
C
KE
& CLK ≤ V
IL
（最大值），叔
CC
= ∞
C
KE
≥ V
IH
（分钟） ， CS ≥ V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns充电一次
C
KE
≥ V
IH
（分钟） ， CLK ≤ V
IL
（最大值），叔
CC
= ∞
输入信号是稳定的
IO =毫安
第一阵
4银行启动
t
CCD
= 2CLK
t
RC
≥ t
RC
（分钟）
C
KE
≤ 0.2V
条件
WV3DG72256V-AD2
初步*
工作电流特性
版本
133/100
2,520
530
130
1,170
410
670
270
1,530
950
单位
记
I
CC1
I
CC2P
I
CC2PS
I
CC2N
I
CC2NS
mA
mA
mA
mA
mA
mA
mA
mA
mA
1
在活动待机电流
掉电模式
I
CC3P
I
CC3PS
I
CC3N
在目前的非加电启动待机
Down模式
I
CC3NS
工作电流（突发模式）
I
CC4
2,610
mA
1
刷新当前
自刷新电流
注：1.测量与产出开放。
2.刷新周期是64毫秒。
I
CC5
I
CC6
4,590
420
mA
mA
2
2006年1月
第0版
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
AC运行试验条件
V
CC
= 3.3V ， 0 ℃，
≤
T
A
≤
70°C
参数
交流输入电平（V
IN
/V
IL
)
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
WV3DG72256V-AD2
初步*
单位
V
V
ns
V
3.3V
V
TT
=1.4V
1220
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
=-2mA
V
OL
（DC ）= 2.4V时，我
OL
=-2mA
产量
Z0 = 50
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
AC运行试验条件
参数
行有效至行主动延迟
RAS ＃到CAS ＃延迟
行预充电时间
行活动时间
行周期时间
在过去的数据来行预充电
到主动延迟的最后一个数据
最后的数据到新的关口。地址的延迟
在最后的数据以突发停止
上校地址上校地址的延迟
的有效输出数据的数量
符号
t
RRD （分钟）
t
RCD （分钟）
t
RP （分钟）
t
RAS （分钟）
t
RAS （最大）
t
RC （分钟）
t
RDL （分钟）
t
DAL （分钟）
t
CDL （分钟）
t
BDL （分钟）
t
的CCD （分钟）
CAS延时= 3
CAS延时= 2
价值
133/100
15
20
20
45
100
65
2
2 CLK + T
RP
1
1
1
2
1
单位
ns
ns
ns
ns
s
ns
CLK
—
CLK
CLK
CLK
CLK
ea
1
2
2
3
4
1
2
笔记
1
1
1
1
注：1.时钟周期的最小数目是通过驱动与时钟周期时间需要的最短时间，然后四舍五入到下一个较大整数来确定。
2.最小的延迟才能完成写操作。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
2006年1月
第0版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2881677436 复制
