怀特电子设计
8Mx72同步DRAM
特点
高频= 100 ， 125 ， 133MHz的
包装：
219塑料球栅阵列（ PBGA ） ， 21 x 25mm的
单3.3V ± 0.3V电源
完全同步;所有注册的积极信号
系统时钟周期的边缘
内部流水线操作;列地址可以是
改变了每个时钟周期
内部银行隐藏行存取/预充电
可编程的突发长度为1 ， 2 ， 4 ， 8或整页
4096刷新周期
商用，工业和军用温度
范围
组织为8M X 72
重量： WEDPN8M72V - XB2X - 2克典型
WEDPN8M72V-XB2X
概述
在64MByte （512MB ） SDRAM是高速CMOS ，
动态随机存取，内存使用5片含
134217728位。每个芯片内部CON连接gured作为
四银行的DRAM ，具有同步接口。每
该芯片的33554432位银行的组织结构4096行
由512列16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
在激活命令用于选择银行和
被访问的行（ BA0 ， BA1选择银行; A0-11选择
行） 。地址位注册暗合了
读或写命令用于选择起点
列位置的突发访问。
在SDRAM提供了可编程的读或写
的1，2， 4或8的位置，或在整页的突发长度，以
一阵终止选项。自动预充电功能
可被使能，以提供一个自定时行预充电该
开始在脉冲串序列的末端。
512MB的SDRAM采用内部流水线结构
以实现高速操作。此架构是
与预取的架构中的2n规则兼容的，但
这也让列地址在每次改变
时钟周期，实现了高速的，完全的随机访问。
预充电一家银行，而访问其他三个中的一个
银行将隐藏预充电周期，并提供无缝的，
高速随机存取操作。
好处
60 ％的空间节省
减少了部件数量
减少I / O数量
19 ％的I / O减少
较低的电感和电容的低噪声
性能
适用于喜可靠性的应用
可升级至16M X 72和32M X 72的密度
（联系工厂信息）
*本产品如有变更，恕不另行通知。
分立方案
11.9
11.9
11.9
11.9
11.9
实际尺寸
22.3
54
TSOP
54
TSOP
54
TSOP
54
TSOP
54
TSOP
21
怀特电子设计
WEDPN8M72V-XB2X
25
S
A
V
I
N
G
S
区域
I / O
算
2005年1月
第4版
5× 265毫米
2
= 1328mm
2
5× 54针= 270针
1
525mm
2
219球
60%
19%
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
图1 - 引脚配置
WEDPN8M72V-XB2X
顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
注意：
DQ
1
2
DQ
0
3
DQ
14
4
DQ
15
5
V
SS
6
V
SS
7
A
9
8
A
10
9 10 11 12 13 14 15 16
A
11
A
8
V
CC
V
CC
DQ
16
DQ
17
DQ
31
V
SS
DQ
2
DQ
12
DQ
13
V
SS
V
SS
A
0
A
7
A
6
A
1
V
CC
V
CC
DQ
18
DQ
19
DQ
29
DQ
30
DQ
3
DQ
4
DQ
10
DQ
11
V
CC
V
CC
A
2
A
5
A
4
A
3
V
SS
V
SS
DQ
20
DQ
21
DQ
27
DQ
28
DQ
6
DQ
5
DQ
8
DQ
9
V
CC
V
CC
DNU *
DNU
DNU
DNU
V
SS
V
SS
DQ
22
DQ
23
DQ
26
DQ
25
DQ
7
DQML0
V
CC
DQMH0
NC
NC
NC
BA
0
BA
1
NC
NC
NC
DQML1
V
SS
NC
DQ
24
CAS
0
#
WE
0
#
V
CC
CLK
0
NC
RAS
1
#
WE
1
#
V
SS
DQMH1
CLK
1
CS
0
#
RAS
0
#
V
CC
CKE
0
NC
CAS
1
#
CS
1
#
V
SS
NC
CKE
1
V
SS
V
SS
V
CC
V
CC
V
SS
V
CC
V
SS
VSS
V
CC
V
CC
V
SS
V
SS
V
CC
V
CC
V
SS
V
CC
V
SS
V
SS
V
CC
V
CC
NC
CKE
3
V
CC
CS
3
#
NC
NC
CKE
2
V
SS
RAS
2
#
CS
2
#
NC
CLK
3
V
CC
CAS
3
#
RAS
3
#
NC
CLK
2
V
SS
WE
2
#
CAS
2
#
DQ
56
DQMH3
V
CC
WE
3
#
DQML3
CKE
4
DQMH4
CLK
4
CAS
4
#
WE
4
#
RAS
4
#
CS
4
#
DQMH2
V
SS
DQML2
DQ
39
DQ
57
DQ
58
DQ
55
DQ
54
NC
NC
DQ
73
DQ
72
DQ
71
DQ
70
DQML4
NC
DQ
41
DQ
40
DQ
37
DQ
38
DQ
60
DQ
59
DQ
53
DQ
52
V
SS
V
SS
DQ
75
DQ
74
DQ
69
DQ
68
V
CC
V
CC
DQ
43
DQ
42
DQ
36
DQ
35
DQ
62
DQ
61
DQ
51
DQ
50
V
CC
V
CC
DQ
77
DQ
76
DQ
67
DQ
66
V
SS
V
SS
DQ
45
DQ
44
DQ
34
DQ
33
VSS
DQ
63
DQ
49
DQ
48
V
CC
V
CC
DQ
79
DQ
78
DQ
65
DQ
64
V
SS
V
SS
DQ
47
DQ
46
DQ
32
V
CC
DNU =不使用;为未来升级悬空。
NC =没有内部连接。
* D7引脚是DNU为8M X 72产品，引脚D7是A12为16M X 72和更高的密度。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年1月
第4版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
WEDPN8M72V-XB2X
图2 - 功能框图
WE
0
#
RAS
0
#
CAS
0
#
WE＃
A
0-11
BA
0-1
CLK
0
CKE
0
CS
0
#
DQML
0
DQMH
0
CLK
CKE
CS ＃
DQML
DQMH
RAS ＃
CAS ＃
DQ
0
DQ
0
A
0-11
BA
0-1
U0
DQ
15
DQ
15
WE
1
#
RAS
1
#
CAS
1
#
WE＃
A
0-11
BA
0-1
CLK
1
CKE
1
CS
1
#
DQML
1
DQMH
1
CLK
CKE
CS ＃
DQML
DQMH
RAS ＃
CAS ＃
DQ
0
DQ
16
U1
DQ
15
DQ
31
WE
2
#
RAS
2
#
CAS
2
#
WE＃
A
0-11
BA
0-1
CLK
2
CKE
2
CS
2
#
DQML
2
DQMH
2
CLK
CKE
CS ＃
DQML
DQMH
RAS ＃
CAS ＃
DQ
0
DQ
32
U2
DQ
15
DQ
47
WE
3
#
RAS
3
#
CAS
3
#
WE＃
A
0-11
BA
0-1
CLK
3
CKE
3
CS
3
#
DQML
3
DQMH
3
CLK
CKE
CS ＃
DQML
DQMH
RAS ＃
CAS ＃
DQ
0
DQ
48
U3
DQ
15
DQ
63
WE
4
#
RAS
4
#
CAS
4
#
WE＃
A
0-11
BA
0-1
CLK
4
CKE
4
CS
4
#
DQML
4
DQMH
4
CLK
CKE
CS ＃
DQML
DQMH
RAS ＃
CAS ＃
DQ
0
DQ
64
U4
DQ
15
DQ
79
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年1月
第4版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
512MB的SDRAM设计为3.3V操作，低
断电记忆系统。提供了一种自动刷新模式中，
随着节电，省电模式。
所有输入和输出都是LVTTL兼容。 SDRAM的报价
在DRAM经营业绩取得重大进展，
包括能够同步地在一个较高的脉冲串数据
数据速率与自动列地址的产生，该
为了隐藏内部银行之间交错的能力
预充电时间和能力来随意改变列
在一个脉冲串存取地址在每个时钟周期。
WEDPN8M72V-XB2X
由于该模式寄存器将在一个未知的通电
状态下，它应该被施加任何操作之前加载
命令。
注册德网络nition
模式寄存器
该模式寄存器用来对网络NE的特定连接的C模式
的SDRAM的操作。这种去连接nition包括
选择素 - 灰一个突发长度，突发类型， CAS延迟时间，一个
如图操作方式和写脉冲串模式下，
3.模式寄存器通过负载模式编程
寄存器命令，并会保留存储的信息
直到它被重新编程或设备断电。
模式寄存器的位M0 -M2指定突发长度， M3
特定网络连接的ES脉冲串的类型（顺序或交织） ，M4 M6
指定CAS延迟， M7和M8指定经营
模式下， M9特定网络上课的写突发模式， M10和
M11是为将来使用而保留的。
当所有银行都可以通过模式寄存器必须加载
空闲，并且控制器必须等待的特定网络连接编辑时间之前
发起的后续操作。违反任一这些
要求将导致unspeci网络编辑操作。
功能说明
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0和BA1选择银行，
A0-11选择行） 。注册地址位（ A0-8 ）
一致的READ或WRITE命令用于
选择突发存取的起始列位置。
之前的正常运行中，SDRAM必须被初始化。
以下各节提供详细信息
包括设备初始化，注册德网络定义，命令
描述和设备操作。
突发长度
读取和写入访问到SDRAM中被爆为导向，
与脉冲串长度是可编程的，如图
在图3的脉冲串长度决定的最大
柱的位置的数目可以为一个被访问
给读或写命令。的脉冲串长度的1 ，2，4
或8位置可用于这两个顺序和
交错突发类型，以及一个全页突发可用
对于连续型。整版脉冲串被使用于
与BURST TERMINATE一道命令
产生任意的突发长度。
保留国家不应该使用，因为未知的操作
或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界
抵达。该块由A1-8唯一地选择当
突发长度被设置为2 ;通过A2-8当突发长度被设定
四;并通过A3-8当突发长度设置为8 。该
剩下的（至少显着的）地址位（s）是（是）用于
选择在块内的起始位置。整版连发
在页面内包裹如果边界为止。
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
初始化
SDRAM的必须启动并在prede网络斯内德初始化
方式。比那些特定网络编辑等业务程序
可能会造成理解过程把网络斯内德操作。一旦通电
VDD和时钟稳定（稳定的时钟去连接定义为
在时间限制特定网络版的一个信号，骑自行车
时钟引脚） ， SDRAM的需要100μs的延迟之前
发行不是一个命令抑制其他任何命令
或NOP 。在某一时刻开始在此100μS期间
和持续至少通过此期间结束时，
COMMAND抑制或NOP指令应适用。
一旦100μs的延迟已经SATIS网络版，至少
一个命令抑制或NOP命令已
施加一个预充电命令应该被应用。所有
银行必须进行预充电，从而将器件置于
在所有银行闲置状态。
一旦处于空闲状态时， 2自动刷新周期必须
进行。在汽车后刷新周期完成后，
SDRAM的准备模式寄存器编程。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年1月
第4版
怀特电子设计
图3 - 模式寄存器定义
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
地址总线
WEDPN8M72V-XB2X
类型=顺序类型=交错
表1 - 爆定义
BURST
长
起始列
地址
A0
访问顺序的内爆
类型=顺序
0-1
1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
CN ，CN + 1 ，道道通+ 2
道道通+ 3 ，道道通+ 4 ...
... CN - 1 ，
道道通...
类型=交错
0-1
1-0
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
11 10 9
*如果编程
M11， M10 = 0，0至
确保兼容性
未来的设备。
8 7
6 5
4
3
BT
2
1
0
模式寄存器（ MX）
版权所有* WB运算模式
CAS延迟
突发长度
2
A1
0
1
A0
0
1
0
1
A0
0
1
0
1
0
1
0
1
突发长度
M2 M1M0
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
M3 = 0
1
2
4
8
版权所有
版权所有
版权所有
整页
M3 = 1
1
2
4
8
版权所有
版权所有
版权所有
版权所有
0
4
0
1
1
A2
0
0
0
8
0
1
1
1
1
满
页面
(y)
A1
0
0
1
1
0
0
1
1
N = A0-9 / 8/7
（位置0 -Y ）
M3
0
1
突发类型
顺序
交错
M6 M5 M4
0
0
0
0
1
1
1
1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
CAS延迟
版权所有
版权所有
2
3
版权所有
版权所有
版权所有
版权所有
不支持
M8
0
-
M7
0
-
M6-M0
定义
-
经营模式
标准工作
所有其他国家保留
M9
0
1
写突发模式
编程的突发长度
访问单一位置
注意事项：
1.对于整版访问：Y = 512 。
2.两个突发长度， A1-8选择块的两突发; A0选择起点
块内的列。
3.四的突发长度， A2-8选择块的四连拍; A0-1选择出发
块内的列。
4.八的突发长度， A3-8选择块的八个突发; A0-2选择出发
块内的列。
5.对于全页突发，全行被选中， A0-8选择起始列。
6.每当给定序列内到达该块的边界之上，所述
以下访问块内包装。
7.一个的脉冲串长度， A0-8选择唯一的列将被访问，并且模式
寄存器位M3被忽略。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年1月
第4版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2881677436 复制
