1041B
WCFS4016C1C
256K ×16静态RAM
特点
高速
—
t
AA
- 15纳秒
2.0V数据保留（ 400
W
在2.0V保留）
自动断电时取消
TTL兼容的输入和输出
易于内存扩展CE和OE特点
从I / O引脚（ I / O
8
通过I / O
15
）被写入的位置
在地址引脚指定的（A
0
至A
17
).
从设备读通过取芯片恩完成
能（ CE）和输出使能（ OE ）低，而强迫写
使能（WE ）高。如果低字节使能（ BLE ）为低电平，则
从由地址引脚指定的存储单元的数据
将出现在I / O
0
到I / O
7
。如果高字节使能（ BHE ）低，
再从内存中的数据将出现在I / O
8
到I / O
15
。见
在此数据表的背面为一个完整的descrip-真值表
化的读写模式。
的输入/输出管脚（ I / O的
0
通过I / O
15
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平）时， BHE和BLE
禁用（ BHE ， BLE HIGH） ，或写操作（ CE过程
低电平和WE为低电平） 。
该WCFS4016C1C可在一个标准的44针
400密耳宽SOJ封装。
功能说明
该WCFS4016C1C是一个高性能的CMOS静态RAM
16位组织为262,144字。
写设备通过采取芯片使能实现
（ CE）和写使能（ WE）输入低电平。如果低字节使能
（ BLE ）为低电平，然后从I / O引脚（数据I / O
0
通过I / O
7
） ，是
写入的地址引脚指定的位置（A
0
至A
17
） 。如果高字节使能（ BHE ）为低电平，则数据
逻辑框图
输入缓冲器
引脚配置
SOJ
顶视图
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
256K ×16
ARRAY
1024 x 4096
I / O
0
- I / O
7
I / O
8
- I / O
15
COLUMN
解码器
BHE
WE
CE
OE
BLE
A
0
A
1
A
2
A
3
A
4
CE
I / O
0
I / O
1
I / O
2
I / O
3
V
CC
V
SS
I / O
4
I / O
5
I / O
6
I / O
7
WE
A
5
A
6
A
7
A
8
A
9
行解码器
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
A
17
A
16
A
15
OE
BHE
BLE
I / O
15
I / O
14
I / O
13
I / O
12
V
SS
V
CC
I / O
11
I / O
10
I / O
9
I / O
8
NC
A
14
A
13
A
12
A
11
A
10
选购指南
WCFS4016C1C为15ns
最大访问时间（纳秒）
最大工作电流（mA ）
最大的CMOS待机电流（mA ）
15
190
3
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
检测放大器
修订后的2002年4月19日
WCFS4016C1C
电容
[3]
参数
C
IN
C
OUT
描述
输入电容
I / O容量
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
8
8
单位
pF
pF
交流测试负载和波形
5V
产量
30 pF的
INCLUDING
夹具
范围
(a)
R2
255
R1 481
5V
产量
5 pF的
INCLUDING
夹具
范围
(b)
R2
255
GND
≤
3纳秒
R1 481
所有的输入脉冲
3.0V
90%
10%
90%
10%
≤
3纳秒
相当于：
戴维南等效
167
1.73V
产量
注意：
1. V
IL
（分） = -2.0V为小于20纳秒的脉冲持续时间。
2. T
A
是的情况下的温度。
3.测试开始后任何设计或工艺变化，可能会影响这些参数。
第10 3
WCFS4016C1C
开关特性
[4]
在整个工作范围
WCFS4016C1C为15ns
参数
读周期
t
动力
t
RC
t
AA
t
OHA
t
ACE
t
美国能源部
t
LZOE
t
HZOE
t
LZCE
t
HZCE
t
PU
t
PD
t
DBE
t
LZBE
t
HZBE
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
t
SD
t
HD
t
LZWE
t
HZWE
t
BW
V
CC
（典型值）的第一接入
[5]
读周期时间
地址到数据有效
从地址变化数据保持
CE低到数据有效
OE低到DATA有效
OE低到低Z
OE高到高Z
[6, 7]
CE低到低Z
[7]
CE高到高阻
[6, 7]
CE为低电时
CE高到掉电
字节使能到数据有效
字节使能以低Z
字节禁止以高Z
写周期时间
CE低到写结束
地址建立撰写完
从写端地址保持
地址建立到开始写
WE脉冲宽度
数据建立到写结束
从写端数据保持
WE高到低Z
[7]
WE低到高Z
[6, 7]
字节使能，以结束写的
12
15
12
12
0
0
12
8
0
3
7
0
7
0
15
7
3
7
0
7
3
15
7
1
15
15
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
马克斯。
单位
写周期
[8, 9]
注意事项：
4.测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并在指定的输出负载
I
OL
/I
OH
和30 pF负载电容。
5.这部分有一个电压调节器，它由5V电压降压至3.3V内部。吨
动力
时，必须在读/写操作前初始提供
被启动。
6. t
HZOE
, t
HZCE
和叔
HZWE
被指定采用5 pF的负载电容在交流测试负载（b）部分。过渡测
±
500毫伏的稳态电压。
7.在任何给定的温度和电压条件下，叔
HZCE
小于吨
LZCE
, t
HZOE
小于吨
LZOE
和叔
HZWE
小于吨
LZWE
对于任何给定的设备。
8.存储器的内部写入时间由CE低的重叠所定义，和WE为低电平。 CE和我们必须低到开始写，并任过渡
这些信号可以终止写操作。输入数据建立和保持时间应参考该终止写信号的上升沿。
9.最小写入周期时间为写周期第3号（WE控制， OE为低电平）是t的总和
HZWE
和T
SD
.
第10 4
WCFS4016C1C
数据保持特性
在整个工作范围
参数
V
DR
t
CDR[3]
t
R[10]
描述
V
CC
数据保留
芯片取消到数据保留时间
手术恢复时间
V
CC
= V
DR
= 3.0V,
CE > V
CC
– 0.3V,
V
IN
＆ GT ; V
CC
- 0.3V或V
IN
＆ LT ; 0.3V
条件
[11]
分钟。
2.0
0
t
RC
马克斯。
单位
V
ns
ns
数据保存波形
数据保持方式
V
CC
3.0V
t
CDR
CE
V
DR
＆ GT ; 2V
3.0V
t
R
开关波形
读周期1号
[12, 13]
t
RC
地址
t
AA
t
OHA
数据输出
以前的数据有效
数据有效
注意事项：
10. t
r
＆ LT ; 3纳秒为-12和-15速度。吨
r
＆ LT ; 5纳秒为-20和较慢的速度
11.无输入可能超过V
CC
+ 0.5V
12.设备被连续地选择。 OE ， CE， BHE和/或BHE = V
IL
..
13.我们是高的读周期。
第10个5
QQ：2880707522 复制
