WB1330
双串行输入锁相环与2.5 - GHz和600 MHz的预分频器
特点
工作电压2.7V至5.5V
PLL1的工作频率：
- 2.5 GHz的的32/33和64/65分频比率
PLL2工作频率：
- 600 MHz的8/9和16/17分频比率
锁定检测功能
掉电模式I
CC
＆ LT ; 1
A
一般在3.0V
采用20引脚TSSOP （超薄紧缩小型封装）
应用
赛普拉斯WB1330是一款双通道串行输入锁相环频率
合成器设计为将RF和IF结合混合器frequen-
立方码的部分无线通信系统。其中2.5
GHz和1 600 MHz的预分频器，每个脉冲吞钙
pability都包括在内。该器件在2.7V和显示操作
sipates只有30毫瓦。 （见
图1
对于一个示例应用程序
图中WB1330的。 ）
WB1330双高 - 低PLL框图
GND （4）
GND （7）
V
CC
1 (1)
V
CC
2 (20)
V
P
1 (2)
F
IN
1 (5)
F
IN
1# (6)
预分频器
32/33或
64/65
二进制7位
燕子计数器
二进制11位
可编程计数器
fp1
相
探测器
收费
泵
D
O
PLL1 （3）
19-Bit
LATCH
OSC_IN （ 8 ）
PWR- DWN
PLL1
fr1
FR FP
MONITOR
产量
选择器
15-Bit
参考计数器
LATCH
选择器
LE （ 13 ）
数据（12）
时钟（11）的
20位锁存器
20位锁存器
15-Bit
参考计数器
19-Bit
LATCH
PWR- DWN
PLL2
F
O
/ LD （ 10 ）
fr2
CNTRL 22位
移
注册。
动力
控制
F
IN
2 (16)
F
IN
2# (15)
预分频器
8/9或
16/17
二进制4位
燕子计数器
二进制11位
可编程计数器
相
探测器
fp2
收费
泵
D
O
PLL2 （ 18 ）
GND （14）
GND （9）
GND （17）
V
P
2 (19)
引脚配置
V
CC
1
V
P
1
D
O
PLL1
GND
F
IN
1
F
IN
1#
GND
OSC_IN
GND
F
O
/ LD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
2
V
P
2
D
O
PLL2
GND
F
IN
2
F
IN
2#
GND
LE
数据
时钟
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
2000年8月11日，修订版。 * B
WB1330
V
P
RF
10 F
V
CC
2.7–5.5V
10 F
0.1 F
V
P
IF
10 F
0.1 F
0.1 F
100 pF的
0.1 F
22 k
8.8 k
68 pF的
0.01 F
(1)
V
CC
1
100 pF的
(20)
V
CC
2
100 pF的
0.1 F
100 pF的
100 pF的
75
BFS17CT
33 pF的
150
(2)
V
P
1
100 pF的
(19)
Vp2
100 pF的
0.1 F
10 k
10 k
0.1 F
12.5 k
33pF
10 k
2400
兆赫
VCO
(3)
D
O
PLL1
D
O
PLL2
(18)
47 nH的
0.001 F
(4)
(17)
0.01 F
GND
GND
0.15 F
FMMV2105CT-ND
18
18
1000 pF的
(5)
(16)
1000 pF的
F
IN
1
F
IN
2
18
18
18
51
51
18
(6)
RF LO
100 pF的
(15)
F
IN
1#
F
IN
2#
100 pF的
IF LO
(7)
GND
GND
(14)
1000 pF的
(8)
OSC_IN
LE
(13)
2 k
51
3 k
(9)
GND
数据
(12)
2 k
3 k
(10)
F
O
/ LD
时钟
(11)
2 k
3 k
图1.应用图示例 - WB1330 2.5 - GHz的/ 600 - MHz的高/低双PLL
2
WB1330
引脚德网络nitions
引脚名称
V
CC
1
V
P
1
D
O
PLL1
GND
F
IN
1
F
IN
1#
GND
OSC_IN
GND
F
O
/ LD
针
号
1
2
3
4
5
6
7
8
9
10
针
TYPE
P
P
O
G
I
I
G
I
G
O
引脚说明
电源连接的PLL1和PLL2 ：
当电源从两个删除
在V
CC
1和V
CC
2管脚，所有锁存的数据将丢失。
PLL1电荷泵轨电压：
该电压适应VCO电路的
调谐电压比V高
CC
的PLL1 。
PLL1电荷泵输出：
鉴相器增益是我
P
/ 2π 。感极可
通过设置软件的FC位（通过移位寄存器）逆转。
模拟和数字地连接：
该引脚必须接地。
输入PLL1预分频器：
最高频率为2.5 GHz的。
互补输入到PLL1预分频器：
旁路电容应尽可能
关闭尽可能到这个引脚必须直接连接到接地平面。
模拟和数字地连接：
该引脚必须接地。
振荡器输入：
该输入具有V
CC
/ 2阈值和CMOS逻辑电平的灵敏度。
参考接地连接：
该引脚必须接地。
锁定检测PLL1科引脚：
这个输出是高电平时，环路被锁定。这是
复用，以在所述可编程计数器或参考分频器的输出
试验程序模式。 （参考
表3
对于配置）。
数据时钟输入：
一个数据位被装入的上升沿移位寄存器
这个信号的。
串行数据输入
加载启用：
在该信号的上升沿，将存储在移位寄存器中的数据
被锁存到引用计数器和配置控制， PLL1 PLL2或depend-
荷兰国际集团的控制位的状态。
模拟和数字地连接：
该引脚必须接地。
互补输入到PLL2预分频器：
旁路电容应尽可能
关闭尽可能到这个引脚必须直接连接到接地平面。
输入PLL2预分频器：
最大频率600兆赫。
模拟和数字地的连接：
该引脚必须接地。
PLL2电荷泵输出：
鉴相器增益是我
P
/ 2π 。感极可
通过设置软件的FC位（通过移位寄存器）逆转。
PLL2电荷泵轨电压：
该电压适应VCO电路的
调谐电压比V高
CC
的PLL2 。
对于PLL1和PLL2电源连接：
当电源从两个删除
在V
CC
1和V
CC
2管脚，所有锁存的数据将丢失。
时钟
数据
LE
11
12
13
I
I
I
GND
F
IN
2#
F
IN
2
GND
D
O
PLL2
V
P
2
V
CC
2
14
15
16
17
18
19
20
G
I
I
G
O
P
P
3
QQ：2880707522 复制
