W83196R-718

W83196G-718

威盛缓冲芯片（ 4× DDR或2×

DDR + 3× SDRAM ）

发布日期：

Jan/23/2006

修改：

2.2

W83196R-718/W83196G-718

W83196R - 718 / W83196G -718数据表修订历史

网页

日期

VERSION

WEB

VERSION

主要内容

1

2

3

4

5

6

7

8

9

10

不适用

N.A

所有

4.6

7/01/02

2/21/03

12/18/03

1.0

2.0

2.1

不适用

1.0

1.0

1.0

所有版本的0.50之前是

内部使用。

更改版本和版本的网站

1.0

更新的新形式

校正IC的版本，添加寄存器默认

值和修正了一些说明和

默认值

添加无铅部件编号W83196G -718

01/23/06

2.2

2.2

请注意，所有数据和规格如有变更，恕不另行通知。所有

在数据表中提及的产品和公司的商标属于

其各自所有者。

生命支持应用

这些产品不是设计用于生活使用的支持设备，设备或

在哪里可以合理地预期这些产品的故障导致系统

人身伤害。使用或销售这些产品用于此类用途华邦客户

应用这样做在自己的风险，并同意完全赔偿华邦任何

从损害赔偿等不当使用或销售造成。

-I-

出版日期： 2006年1月，

修订版2.2

W83196R-718/W83196G-718

表的内容 -

1.

2.

3.

4.

5.

概述......................................................................................................... 1

产品特点.............................................................................................................. 1

引脚配置............................................................................................................... 2

BLOCK DIAGRAN....................................................................................................................... 3

PIN DESCRIPTION..................................................................................................................... 4

5.1

5.2

6.

6.1

6.2

7.

7.1

7.2

7.3

7.4

8.

9.

10.

11.

8.1

引脚说明.........................................................................................................................4

动力Pins................................................................................................................................5

寄存器6：输出控制（ 1 =启用， 0 =禁用） （默认值= FFH ） ............................... 6 ....

寄存器7 ：输出控制（ 1 =启用， 0 =禁用） （默认值= FFH ） ............................... 6 ....

块写入协议.................................................................................................................7

块读协议.................................................................................................................7

字节写入协议...................................................................................................................7

读字节protocol...................................................................................................................7

绝对最大额定值............................................... .......................................... 8

I2C控制和状态寄存器............................................. ................................. 6

访问接口................................................................................................................ 7

规格...................................................................................................................... 8

订购INFORMATION....................................................................................................... 8

如何阅读顶部标记............................................ ............................................ 9

包装图和尺寸.............................................. ................................ 10

-II-

W83196R-718/W83196G-718

1.概述

该W83196R - 718是2.5V / 3.3V时钟缓冲器。 W83196R_718可以支持4 D.D.R. DRAM DIMM或

3标准的SDRAM和2 D.D.R. DRAM的DIMM 。

W83196R - 718可结合使用W83194BR - P4X或W83194BR -325 。

该W83196R_718提供I

2

C串行总线接口进行编程的寄存器来启用或禁用

每个时钟输出。该W83196R_718接受一个参考时钟输入，并运行在3.3V或

2.5V电源。

2.产品特点

其中输入24路输出缓冲区

支持多达4 D.D.R. DIMM或3 SDRAM的DIMM和2 D.D.R.的DIMM

反馈一个额外的输出

低偏移输出（ < 100ps的）

支持高达200MHz的D.D.R. SDRAM

I

2

C 2线串行接口，支持字节或块RW日期

电源管理引脚关断控制

48引脚SSOP封装

-1-

出版日期： 2006年1月，

修订版2.2

W83196R-718/W83196G-718

3.引脚配置

FB_output

Vdd3.3_2.5

VSS

DDR0T_SDRAM0

DDR0C_SDRAM1

DDR1T_SDRAM2

DDR1C_SDRAM3

Vdd3.3_2.5

VSS

DDR2T_SDRAM4

DDR2C_SDRAM5

Vdd3.3_2.5

Buffer_IN

VSS

DDR3T_SDRAM6

DDR3C_SDRAM7

Vdd3.3_2.5

VSS

DDR4T_SDRAM8

DDR4C_SDRAM9

DDR5T_SDRAM10

DDR5C_SDRAM11

Vdd3.3_2.5

SDATA *

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

SEL_DDR *

Vdd2.5

VSS

DDR11T

DDR11C

DDR10T

DDR10C

Vdd2.5

VSS

DDR9T

DDR9C

Vdd2.5

PD ＃ *

VSS

DDR8T

DDR8C

Vdd2.5

VSS

DDR7T

DDR7C

DDR6T

DDR6C

VSS

SCLK *

* ：内部上拉电阻120K到Vdd3.3_2.5

＃ ：低电平有效

-2-