W83194BR-645

数据表

华邦

时钟发生器

为

SIS六百五十分之六百四十五CHIPSET

-I-

出版日期： 2005年4月13日

修订版2.1

W83194BR-645

表盒内的

1.

2.

3.

4.

5.

概述..........................................................................................................1

特点..................................................................................................................................1

引脚配置................................................................................................................2

框图.......................................................................................................................2

PIN DESCRIPTION......................................................................................................................3

5.1

水晶I / O ........................................................................................................................3

5.2

CPU ， ZCLK ， SDRAM ， PCI时钟输出......................................... .............................. 3

5.3

I2C控制Interface........................................................................................................4

5.4

固定频率输出............................................... ................................................. 4

5.5

电源管理Pins.................................................................................................5

5.6

动力Pins.......................................................................................................................5

频率选择由硬件或软件............................................ 7 .....

I

2

C控制和状态寄存器............................................. ................................... 9

7.1

寄存器4 ：频率选择寄存器（默认= 0 ） ....................................... ................ 9

7.2

寄存器5： CPU ， SDRAM时钟寄存器（ 1 =启用， 0 =停止） ............................. 9

7.3

注册6个PCI时钟寄存器（ 1 =启用， 0 =停止） .................................... ........ 11

7.4

注册7 48兆赫， ZCLK ，楼盘时钟寄存器（ 1 =启用， 0 =停止） .................. 11

7.5

寄存器8： AGP控制寄存器（ 1 =启用， 0 =停止） ................................... .... 11

7.6

寄存器9：看门狗控制寄存器............................................ ............................. 13

7.7

寄存器10 ：看门狗定时器寄存器............................................ ............................. 13

7.8

寄存器11 ：M / N计划注册.......................................... ..................................... 14

7.9

寄存器12 ：M / N计划注册.......................................... ..................................... 14

7.10寄存器13 ：扩频编程注册.......................................... ....... 14

7.11寄存器14：除数和无级允许控制寄存器...................................... ... 15

7.12寄存器15 ： CPU_ZCLK偏移控制寄存器.......................................... ................. 15

7.13寄存器16 ： CPU_AGP_SKEW ............................................. ........................................ 15

7.14寄存器17：斜控制寄存器........................................... .................................... 16

7.15寄存器18：华邦芯片ID寄存器（只读） ..................................... .............. 16

7.16寄存器19：华邦芯片ID寄存器（只读） ..................................... .............. 16

7.17比的选择Table.....................................................................................................17

访问接口...............................................................................................................19

8.1

块写入协议......................................................................................................19

8.2

块读协议......................................................................................................19

8.3

字节写入协议........................................................................................................19

8.4

字节读协议........................................................................................................19

订购INFORMATION......................................................................................................20

如何阅读顶部标记............................................ ........................................... 20

包装图和尺寸.............................................. ................................. 21

修订历史.................................................................................................................22

- II -

6.

7.

8.

9.

10.

11.

12.

W83194BR-645

1.概述

该W83194BR - 645是一个时钟合成器进行的SiS645 / 650芯片组。 W83194BR -645提供了所有

需要进行高速的Intel Pentium 4的时钟，并且还提供了32种不同的CPU频率

时钟频率设置。所有时钟被外部选择与平滑的过渡。该W83194BR-

645使得SDRAM与CPU时钟同步或异步频率。

该W83194BR -645通过控制VCO频率提供无级频率编程。和

可编程AGP ， PCI时钟输出分频比。看门狗定时器打趣说，当超时，

register9位5将被设置为1的警告。扩频建在± 0.5 ％或±0.25 ％ ，以减少电磁干扰。

可编程通过我个人停止时钟输出和频率选择

2

C接口

该W83194BR -645接受14.318 MHz参考晶振作为输入并运行在一个3.3V电源。

高驱动PCI时钟输出通常提供大于1V / ns的转换速率为30 pF的负载。该

固定频率输出， REF ， 24 MHz和48 MHz的比提供更好的0.5V / ns的压摆率。

2.特点

支持Intel奔腾4 CPU与I

2

C.

2双差CPU时钟

2 ZCLK为矽统芯片组六百五十〇分之六百四十五

2 AGP时钟

1 SDRAM输出时钟芯片

8个PCI同步时钟

1 24/48兆赫，1个48 MHz的

3 REF时钟

斜--- CPU到SDRAM < 1纳秒， PCI到PCI < 500 PS ， AGP到AGP < 175 PS

与选择从66到200 MHz的频率平滑切换

I

2

C 2线串行接口和I

2

回读

灵活的扩展频谱，以降低EMI

可编程寄存器使能/停止每个输出和选择模式

（模式为三态或正常）

封装采用48引脚SSOP

-1-

出版日期： 2005年4月13日

修订版2.1

W83194BR-645

3.引脚配置

VDDR

FS0&/REF0

FS1&/REF1

FS2&/REF2

GND

XIN

XOUT

GND

ZCLK0

ZCLK1

VDDZ

PCI_STOP ＃ *

VDDpci

FS3&/PCICLK_F0

FS4&/PCICLK_F1

PCICLK0

PCICLK1

GND

VDDpci

PCICLK2

PCICLK3

PCICLK4

PCICLK5

GND

& ：下拉120K

* ：上拉120K

＃ ：输入低电平有效

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

VddSD

SDRAM

GND

CPU_STOP ＃ *

CPUCLKT_1

CPUCLKC_1

VDDC

GND

CPUCLKT_0

CPUCLKC_0

IREF

GND

VDDA

SDCLK *

SDATA *

PD ＃ * / VTT_PWGD

GND

AGPCLK0

AGPCLK1

VddAGP

VDD48

48MHZ

24_48MHZ / MULTISEL *

GND

4.框图

司机

48MHz

PLL2

1/2

MUX

24_48MHz

XIN

XOUT

XTAL

OSC

VCOCLK

3

REF0 ： 2

PLL1

传播

SPECTRUM

分频器

3

停止

3

CPUCLK_T 0:2

CPUCLK_C 0:2

M / N /比例

S.S.P

只读存储器

VTT_PWGD

FS<4 ： 0>

LATCH

＆放大器;

POR

停止

SDRAM

2

ZCLK 0:1

2

AGPCLK 0:1

8

PCICLK_F0 ： 1

PCICLK_0 ： 5

PD ＃ *

PCI_STOP ＃ *

CPU_STOP ＃ *

MULTISEL0*

控制

逻辑

＆放大器;

CONFIG

注册

RREF

I2C

接口

* SDATA

* SDCLK

-2-

W83194BR-645

5.引脚说明

缓存类型的符号

描述

IN

IN

tp120k

IN

td120k

OUT

OD

I / O

I / OD

#

*

＆放大器;

输入

锁存输入上电时，内部120 kΩ上拉了起来。

锁存输入上电时，内部120 kΩ上拉了下来。

产量

漏极开路

双向引脚

双向脚，漏极开路。

低电平有效

内部120 kΩ上拉

内置120 kΩ的上拉下来

5.1水晶I / O

针

引脚名称

TYPE

描述

6

7

XIN

XOUT

IN

OUT

晶振输入，带内部负载电容（ 18pF之）和

反馈电阻。

晶振输出14.318 MHz的标称内部负荷

电容（ 18pF之） 。

5.2的CPU ， ZCLK ， SDRAM ， PCI时钟输出

针

引脚名称

TYPE

描述

40, 39,

44, 43

CPUCLKT_0

CPUCLKC_0,

CPUCLKT_1

CPUCLKC_1,

SDRAM

PCICLK_F0

OUT

真正的CPU时钟输出和互补CPU时钟输出。

该引脚将CPU_STOP ＃停止

SDRAM时钟输出，这有顺。或ASYN 。频率

作为CPU时钟。时钟相位是一样的CPUCLKT_0

和CPUCLKT_1 。

在正常操作期间的PCI自由运行的时钟。

锁存输入FS3在初始上电的H / W选择

输出频率。内部120KΩ下拉

在正常操作期间的PCI自由运行的时钟。

锁存输入FS4在初始上电的H / W选择

输出频率。内部120KΩ下拉

低偏移（ < 500PS ） PCI时钟输出。

47

OUT

OUT

IN

td120k

OUT

IN

td120k

OUT

14

FS3&

PCICLK_F1

15

16, 17, 20,

21, 22, 23

FS4&

PCICLK [0： 5]

-3-

出版日期： 2005年4月13日

修订版2.1