W83176R-716
DDR缓存对于SIS的芯片组
W83176R-716
数据表修订历史
网页
1
2
3
4
5
6
7
8
9
10
不适用
不适用
02/Apr
1.0
日期
VERSION
VERSION
基于Web
不适用
1.0
所有0.50之前的版本是供内部使用。
在网站上修改版本，版本为1.0
主要内容
请注意，所有数据和规格如有变更，恕不另行通知。所有的商标。
产品和本数据手册中提到的公司属于其各自所有者。
生命支持应用
这些产品并非设计用于生命支持设备，设备或系统中使用
这些产品的故障可合理预期会导致人身伤害。华邦
客户在使用或在此类应用中使用销售这些产品这样做在自己的风险，并同意
完全赔偿华邦对此类不当使用或销售造成的任何损坏。
- 1 -
出版日期：四月。 2001年
修订版1.0
W83176R-716
1.0
概述
该W83176R - 716是2.5V D.D.R.时钟缓冲器设计的矽统芯片组。 W83176R - 716可支持
2 D.D.R. DRAM的DIMM 。 W83176R -716可与W83194BR -七百四十分之六百四十它是掺入
无级带可自由编程的CPU / AGP / PCI频率时钟。输出。
该W83176R - 716提供I
2
C串行总线接口编程寄存器来启用或禁用每个
时钟输出。该W83176R - 716接受一对参考时钟作为输入并运行在2.5V电源。
2.0
产品特点
零延迟时钟输出
反馈引脚同步
支持2 D.D.R.的DIMM
一对反馈的额外产出
低偏移输出（ < 100ps的）
支持266MHz的D.D.R. SDRAM
I
2
C 2线串行接口和I
2
回读
28引脚SSOP封装
- 2 -
出版日期：四月。 2001年
修订版1.0
W83176R-716
5.1寄存器0 ：控制寄存器（ 1 =有效，0 =无效）
位
7
6
5
4
3
2
1
0
@PowerUp
1
1
1
1
1
1
1
1
针
1,2
4,5
13,14
16,17
24,25
26,27
-
-
描述
CLKC0 ， CLKT0 （有效/无效）
CLKC1 ， CLKT1 （有效/无效）
CLKC2 ， CLKT2 （有效/无效）
CLKC3 ， CLKT3 （有效/无效）
CLKC4 ， CLKT4 （有效/无效）
CLKC5 ， CLKT5 （有效/无效）
版权所有
版权所有
5.2寄存器1 ：保留寄存器（默认值= 1 ）
位
7
6
5
4
3
2
1
0
@PowerUp
1
1
1
1
1
1
1
1
针
-
-
-
-
-
-
-
-
描述
版权所有（偏移控制??）
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
5.3寄存器2 ：保留寄存器（默认值= 1 ）
位
7
6
5
4
3
2
1
0
@PowerUp
1
1
1
1
1
1
1
1
针
-
-
-
-
-
-
-
-
描述
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
- 5 -
出版日期：四月。 2001年
修订版1.0
QQ：2880707522 复制
