【初步W78C52D8位微控制器概述该W78C52D微控制器提供了一个更宽的频率和电源电压的范围比大多】,IC型号W78C52DF-40,W78C52DF-40 PDF资料,W78C52DF-40经销商,ic,电子元器件-51电子网

初步W78C52D

8位微控制器

概述

该W78C52D微控制器提供了一个更宽的频率和电源电压的范围比大多数8位

微控制器市场上。它与工业标准80C52微控制器兼容

系列。该W78C52D包含4个8位双向并行端口，一个附加的4位位寻址

I / O端口（端口4）和两个附加的外部中断（

INT2

， INT3 ）， 3个16位定时器/计数器， 1

看门狗定时器和串行端口。这些外围设备都由有8个源，两级支持

中断能力。有256字节的RAM和8K字节的掩膜ROM的应用程序。

该W78C52D微控制器有2种节电模式，空闲模式和掉电模式，

这两者都是通过软件进行选择。在空闲模式下关闭处理器的时钟，但允许

外设仍继续工作。在掉电模式下晶体振荡器停止工作的最大功率

消费。外部时钟可以被停止在任何时间，在任何状态下，而不会影响

处理器。

特点

全静态设计

4.5V的电源电压为5.5V

DC - 40 MHz运行

256字节的片内暂存RAM

片上掩膜ROM 8K字节

64K字节的程序存储器地址空间

64K字节的数据存储器地址空间

4个8位双向端口

3个16位定时器/计数器

一个全双工串行口

八

-source ， 2级中断能力

一个附加的4位位寻址的I / O端口

两个附加的外部中断

INT2

/ INT3

看门狗定时器

降低EMI模式

内置的电源管理

代码保护功能

包：

DIP 40 ： W78C52D -四十○分之二十四

PLCC 44 ： W78C52DP -四十零分之二十四

QFP 44 ： W78C52DF -四十〇分之二十四

-1-

出版日期： 1998年12月

修订版A1

初步W78C52D

销刀豆网络gurations

40引脚DIP （ W78C52D ）

T2 ， P1.0

T2EX ， P1.1

P1.2

P1.3

P1.4

P1.5

P1.6

P1.7

RST

RXD ， P3.0

TXD ， P3.1

INT0 ， P3.2

INT1 ， P3.3

T0 ， P3.4

T1， P3.5

WR ， P3.6

RD ， P3.7

XTAL2

XTAL1

VSS

VDD

P0.0 ， AD0

P0.1 ， AD1

P0.2 ， AD2

P0.3 ， AD3

P0.4 ， AD4

P0.5 ， AD5

P0.6 ， AD6

P0.7 ， AD7

ALE

PSEN

P2.7 ， A15

P2.6 ， A14

P2.5 ， A13

P2.4 ， A12

P2.3 ， A11

P2.2 ， A10

P2.1 ， A9

P2.0 ， A8

44引脚PLCC （ W78C52DP ）

（E T）吨

X 2 3

, , ,

P P P P P P

1 1 1 1 1 4 V 0

. . . . . . D .

4 3 2 1 0 2 D 0

44引脚QFP （ W78C52DF ）

P P P P

1 1 1 1

. . . .

4 3 2 1

4 V 0

. D .

2 D 0

P1.5

P1.6

P1.7

RST

RXD ， P3.0

INT2 ， P4.3

TXD ， P3.1

INT0 ， P3.2

INT1 ， P3.3

T0 ， P3.4

T1， P3.5

P1.5

P1.6

P1.7

RST

RXD ， P3.0

INT2 ， P4.3

TXD ， P3.1

INT0 ， P3.2

INT1 ， P3.3

T0 ， P3.4

T1， P3.5

6 5 4 3 2 1 44 43 42 41 40

18 19 20 21 22 23 24 25 26 27 28

X V P P

牛逼S 4 2

A S 。。

0 0

P0.4 ， AD4

P0.5 ， AD5

P0.6 ， AD6

P0.7 ， AD7

P4.1

ALE

PSEN

P2.7 ， A15

P2.6 ， A14

P2.5 ， A13

44 43 42 41 40 39 38 37 36 35 34

12 13 14 15 16 17 18 19 20 21 22

X V P P P

牛逼S 4 2 2

A S 。。。

0 0 1

, ,

A A

8 9

P0.4 ， AD4

P0.5 ， AD5

P0.6 ， AD6

P0.7 ， AD7

P4.1

ALE

PSEN

P2.7 ， A15

P2.6 ， A14

P2.5 ， A13

-2-

初步W78C52D

引脚说明

P0.0P0.7

端口0 ，位0到7端口0是一个双向I / O口。该端口还提供了多路低

顺序的地址/数据总线时访问外部存储器。

P1.0P1.7

端口1 ，位0到7端口1是一个具有内部上拉电阻的双向I / O口。引脚P1.0和P1.1

也可以作为T2 （定时器2外部输入），并T2EX （定时器2捕捉/重装触发），分别。

P2.0P2.7

端口2 ，位0到7端口2是一个具有内部上拉电阻的双向I / O口。此端口提供

高位地址访问外部存储器。

P3.0P3.7

端口3 ，位0到7端口3是一个具有内部上拉电阻的双向I / O口。所有位都有复

功能，其描述如下：

针

P3.0

P3.1

P3.2

P3.3

P3.4

P3.5

P3.6

P3.7

备用功能

RXD串行数据接收

TXD串行发送数据

INT0外部中断0

INT1外部中断1

T0定时器0输入

T1定时器1的输入

WR数据写选

RD数据读选通

P4.0P4.3

另位寻址的双向I / O口P4 。 P4.3和P4.2为功能引脚。它可以

作为通用I / O引脚或外部中断输入源（

INT2

/ INT3 ）。

外部地址输入，低电平有效。该引脚强制外部ROM执行的处理器。

该引脚应保持较低的所有W78C31操作。

RST

复位输入，高电平有效。该引脚复位处理器。它必须保持高至少两机

在顺序的周期由处理器识别。

ALE

地址锁存使能输出，高电平有效。 ALE用于使分开的地址锁存器

从P0口数据地址在运行的振荡器频率的1/ 6 。单ALE脉冲

在外部数据存储器访问跳过。 ALE变为高阻抗状态与复位期间

一个弱上拉。

出版日期： 1998年12月

修订版A1

-3-

初步W78C52D

PSEN

程序存储使能输出，低电平有效。

PSEN

允许外部ROM上的端口0

地址/数据总线中获取和MOVC的操作。

PSEN

进到一个高阻抗状态中

复位用弱上拉。

XTAL1

水晶1.这是晶体振荡器的输入。该引脚可通过一个外部时钟驱动。

XTAL2

水晶2.这是晶体振荡器的输出。这是XTAL1的反转。

, V

电源供应器。这是芯片的接地和正电源。

框图

P1.0

P1.7

PORT

端口1

LATCH

加

端口0

LATCH

PORT

INT2

打断

INT3

定时器

UART

PSW

ALU

堆

指针

P0.0

P0.7

DPTR

临时注册。

增量器

地址。注册。

P3.0

P3.7

PORT

端口3

LATCH

指令

解码器

＆放大器;

SEQUENCER

SFR RAM

地址

256字节

RAM & SFR

8K字节

只读存储器

PORT

巴士&钟

调节器

端口2

LATCH

P2.0

P2.7

P4.0

P4.3

PORT

端口4

LATCH

看门狗

定时器

振荡器

复位模块

功率控制

XTAL1

XTAL2 ALE ，PSEN

RST

VDD

GND

-4-

初步W78C52D

功能说明

该W78C52D的体系结构包括各种寄存器，五个一般围绕着一个核心控制器

通用I / O端口， 256字节RAM ， 3个定时器/计数器，一个看门狗定时器和串行端口。该

处理器支持111条不同的操作码，并可访问64k的程序地址空间和

64 K个数据存储空间。

定时器0 ，1和2

定时器0 ，1和2分别由两个8位数据的寄存器。这些被称为TL0和TH0定时器

0 ， TL1和TH1定时器1和TL2和TH2定时器2的TCON和TMOD寄存器提供

对于定时器0的控制功能， 1 T2CON寄存器的控制功能定时器2 RCAP2H

和RCAP2L用作重载/捕获寄存器定时器2定时器0和定时器的操作

1相同作为在W78C51 。定时器2的W78C52D的特色：它是一个16位

定时器/被配置并受T2CON寄存器控制计数器。像定时器0和1 ，定时器2

都可以作为一个外部事件计数器或一个内部定时器，这取决于设置

位C / T2在T2CON 。定时器2有三种工作模式：捕捉，自动重装和波特率

发电机。时钟速度捕捉或自动重载模式是一样的定时器0和1 。

时钟

该W78C52D被设计为使用晶体振荡器或外部时钟使用。在内部，

时钟被分成两部分在使用前。这使得W78C52D相对不敏感的职责

周期变化的时钟。

晶体振荡器

该W78C52D包含一个内置的晶体振荡器。为使振荡器工作，晶体必须是

在引脚XTAL1和XTAL2连接。另外，一个负载电容必须从每个已连接的

引脚与地之间，以及电阻器，还必须从XTAL1连接到XTAL2提供一个DC偏置

当晶体频率高于24MHz的。

外部时钟

外部时钟源连接到引脚XTAL1 。管脚XTAL2悬空。该

XTAL1输入是CMOS型输入，所要求的晶体振荡器。其结果是，外部时钟

信号应具有大于3.5伏时， V的输入一层

= 5伏。

电源管理

空闲模式

空闲模式通过将PCON寄存器中的IDL位输入。在空闲模式下，内部

时钟处理器停止。外设和中断逻辑继续工作。该

当有中断或复位发生时，处理器退出空闲模式。

掉电模式

当PCON寄存器的PD位被置位，处理器进入掉电模式。在这

模式下，所有的时钟，包括振荡器停止。退出掉电模式的唯一方法是

通过复位。

RESET

外部复位信号进行采样， S5P2 。生效，必须将其保持为高至少两

机器周期，而振荡器运行。内部触发电路中的复位线被用来

-5-

出版日期： 1998年12月

修订版A1