【W39V040A512K×8 CMOS FLASH MEMORY与LPC接口1.概述该W39V040】,IC型号W39V040AP,W39V040AP PDF资料,W39V040AP经销商,ic,电子元器件-51电子网

W39V040A

512K

8 CMOS FLASH MEMORY

与LPC接口

1.概述

该W39V040A是4兆， 3.3伏的CMOS只闪组织为512K内存

8位。为

灵活的擦除能力，数据的4Mbits被分成64K字节8均匀的扇区，分别为

由16个较小的偶数页具有4千字节。该装置可被编程和擦除

在系统使用标准的3.3V电源。一个12伏V

不是必需的。独特的单元架构

的W39V040A结果快速编程/擦除以极低的电流消耗操作。这

设备能够以两种模式，编程总线接口模式和LPC总线接口模式下操作。作为

程序员接口模式，它就像传统的闪光灯，但有一个复用的地址输入。

但在LPC接口模式，该器件符合Intel LPC规范。该还可以装置

进行编程，并使用标准EPROM编程器擦除。

2.特点

单3.3伏操作：

3.3伏读

3.3伏的擦除

3.3伏计划

硬件保护：

可选16K字节或64K字节的热门引导块

与闭锁保护

#TBL & #WP支持整个芯片的硬件

保护

快速的程序操作：

逐字节编程： 35

（典型值）。

灵活的4K页的大小可以被用作参数

块

低功耗

工作电流12.5 mA（一般为LPC模式）。

自动编程和擦除时间与

内部V

GENERATION

编程或擦除检测结束

切换位

数据轮询

快速擦除操作：

芯片擦除100 ms（最大值）

扇区擦除25 ms（最大值）

页擦除25 ms（最大值）

快速读取访问时间： TKQ 11纳秒

耐力： 10K周期（典型值）。

二十年的数据保留

8连64K字节扇区每一个，这是

与4K字节组成的16灵活的页面

任何单个部门或页面可擦除

锁存地址和数据

TTL兼容的I / O

可用的软件包： 32L PLCC ， 32L STSOP

-1-

出版日期：二〇〇二年十二月十九日

A2版

W39V040A

3.引脚配置

4.框图

#WP

#TBL

CLK

LAD [ 3：0]

#LFRAM

模式

#reset

V L

简杀敌

T C D V

LPC

接口

引导块，

16K字节

主内存

SECTOR7,

64K字节

8K字节

7FFFF

7C000

参数BLOCK1 ，

7BFFF

7A000

参数BLOCK2 ，

79FFF

8K字节

内存块

32K字节

主存储器SECTOR6 ， 64K字节

主存储器SECTOR5 ， 64K字节

78000

77FFF

70000

6FFFF

R / ＃

A[10:0]

DQ [7：0 ]

模式

VSS

#OE （ #INIT ）

#WE （ #LFRAM ）

DQ7(RSV)

主存储器SECTOR4 ， 64K字节

4 3

A7(GPI1)

A6(GPI0)

A5(#WP)

A4(#TBL)

A3(RSV)

A2(RSV)

A1(RSV)

A0(RSV)

DQ0(LAD0)

2 1 32 31 30

编程

MER

接口

主存储器部门3 ， 64K字节

主存储器SECTOR2 ， 64K字节

主存储器SECTOR1 ， 64K字节

主存储器SECTOR0 ， 64K字节

#OE

#WE

60000

5FFFF

50000

4FFFF

40000

3FFFF

30000

2FFFF

20000

1FFFF

10000

0FFFF

00000

32L PLCC

5.引脚说明

符号。

模式

#reset

接口

PGM

LPC

RESET

初始化

热门引导块锁

写保护

CLK输入

通用输入

识别输入

地址/数据输入

LPC周期初始

行/列选择

地址输入

数据输入/输出

OUTPUT ENABLE

写使能

电源

地

储销

无连接

引脚名称

接口模式选择

14 15 16 17 18 19 20

D V D D D D

Q S Q Q Q Q

2 S 3 4 5 6

^ ^ ^ ^

L R R R

一个S S S

D V V V

3 v v v

#INIT

#TBL

#WP

模式

A10(GPI4)

R / ＃ C（ CLK ）

#reset

A9(GPI3)

A8(GPI2)

A7(GPI1)

A6(GPI0)

A5(#WP)

A4(#TBL)

#OE （ #INIT ）

#WE （ #LFRAM

VDD

DQ7(RSV)

DQ6(RSV)

DQ5(RSV)

DQ4(RSV)

DQ3(LAD3)

DQ2(LAD2)

DQ1(LAD1)

DQ0(LAD0)

A0(RSV)

A1(RSV)

A2(RSV)

A3(RSV)

CLK

GPI [4 ：0]的

ID为[ 3：0]

LAD [ 3：0]

32L STSOP

#LFRAM

A[10:0]

DQ [7：0 ]

#OE

#WE

RSV

-2-

W39V040A

6.功能描述

接口模式选择和说明

此装置可以在两种接口模式下操作，一种是编程接口模式，另一种是

LPC接口模式。该设备的MODE引脚提供两个接口之间的控制

模式。这些接口模式之前，需要从#RESET电或重返配置

当

MODE引脚设置为高的位置，该装置是在编程模式;而MODE引脚设置为

低的位置，它是在LPC模式。在编程模式下，该器件的行为只是像传统闪存

份具有8条数据线。但该行和列地址的输入被多路复用。行地址是

映射到更高的内部地址A [ 18:11 ] 。和列地址被映射到较低的内部

地址A [ 10 ： 0 ] 。对于LPC模式，它符合LPC接口规范1.0修订版。通过

在LAD [3：0 ]和#LFRAM与系统的芯片组进行通信。

读（写）模式

在编程界面模式下， W39V040A的读（写）操作是由#OE （ #WE ）控制。

该#OE （ #WE ）保持低电平的主机获得（写）从（到）输出（输入）数据。 #OE是

输出控制，用于从所述门控输出引脚的数据。数据总线处于高阻抗状态

当#OE高。如在LPC接口循环型的"bit 1+ DIR"判定模式中，读

或写。参考定时波形的进一步细节。

复位操作

该#RESET输入引脚可以在某些应用中使用。当#RESET引脚为高状态时，该装置是

在正常操作模式。当#RESET引脚为低电平时，将停止该设备，所有输出将

在高阻抗状态。作为高状态重新置位到#RESET引脚时，设备将返回到读

或待机模式，这取决于所述控制信号。

引导块操作和硬件保护，在初始 - #TBL和#WP

有两种选择来设置引导块。在此之上的位置无论是16K字节或64K字节

装置可被锁定为引导块，其可被用于存储引导代码。它坐落在上

16K / 64K的地址范围内的存储器的从7C000 （十六进制）字节/ 70000 （十六进制）到7FFFF （十六进制）。

请参见命令代码为引导块锁定启用的特定代码。一旦该功能被设置

数据为指定的块不能被擦除或编程（编程锁定），其它存储器

位置可以通过常规的编程方法来改变。

除了软件的方法，有一种硬件方法来保护顶端的引导块和其他

部门。电源程序员之前，扎#TBL引脚连接到低电平状态，然后顶引导块不会

编程/擦除。如果#WP引脚连接到电源前低状态，其他部门也不会

编程/擦除。

为了检测所述引导块的特征是否被设定或没有，用户可以执行软件指令

顺序：输入产品识别方式（参见命令代码识别/引导块

锁定检测的特定码），然后从地址7FFF2 （十六进制）读取。如果DQ0 / DQ1输出

数据"1,"的64K字节/ 16K字节的引导块编程锁定功能将被激活;如果

DQ0 / DQ1输出数据"0,"锁定功能将被灭活和引导块可以

擦除/编程。但硬件保护将覆盖软件锁设置，即当

#TBL销被截留在低温状态下，顶部引导块不能被编程/擦除是否输出

数据DQ0 / DQ1的地址7FFF2 ，为"0"或"1".的#TBL将锁定整个64KB的顶部开机

出版日期：二〇〇二年十二月十九日

A2版

-3-

W39V040A

块，也不会部分地锁定16K字节的引导块。您可以在地址检查DQ2 / DQ3

7FFF2看到TBL ＃ / ＃ WP引脚是低或高的状态。如果DQ2是"0" ，则意味着该#TBL销

被捆绑到高的状态。在这样的条件下，引导块是否可以被编程/擦除或不依赖

在软件设置。另一方面，如果DQ2是"1" ，则意味着该#TBL引脚连接到低状态，然后

引导块被锁定不管软件是如何设置的。像DQ2 ， DQ3的反向镜像#WP

状态。如果DQ3为"0" ，这意味着#WP引脚处于高状态，那么所有除引导块的部门

可以被编程/擦除。另一方面，如果DQ3是"1" ，那么所有除了引导扇区

块进行编程/擦除抑制。

返回到正常操作时，执行一个3字节的命令序列（或备用的单字节

命令）退出的识别模式。对于特定的代码，请参阅命令代码

识别/引导块锁定检测。

芯片擦除操作

该芯片擦除模式可以通过一个6字节的命令序列来启动。该命令加载后

周期，器件进入内部芯片擦除模式，自动定时，并将于完成

在快100毫秒（最大值）。主机系统不需要在此提供的任何控制或定时

操作。如果引导块编程锁定被激活时，仅在另外的存储扇区中的数据

将被擦除到FF （十六进制），而在引导块中的数据将不被擦除（保持为相同的状态

芯片擦除操作之前）。对整个存储器阵列将通过芯片擦除擦除到FF （十六进制）

如果“引导块编程锁定功能”没有被激活运行。设备会自动

返回到正常读模式的擦除操作完成之后。数据轮询和/或切换位可

用于检测擦除周期的结束。

行业/页擦除操作

行业/页擦除是六总线周期的操作。有两个"unlock"写周期，接着写

在"set - up"命令。两个"unlock"写周期，然后由部门/页擦除命令如下。

扇区/页地址（所需的部门/页内的任何地址位置）被锁定在上升

边缘的R / C ，而在命令（30H / 50H ）被锁存#WE在编程模式中的上升沿。

行业/页擦除不需要用户在擦除之前对器件进行编程。当擦除

行业/页或扇区/页余下未选择的行业/页不会受到影响。该系统是

不需要在这些操作提供任何控制或定时。

自动扇区/页擦除开始擦除命令完成后，从一上涨

在#WE脉冲的最后一个扇区/页擦除指令脉冲的边缘和终止时的数据

DQ7 ，数据轮询，是"1"此时器件返回到读模式。数据轮询必须

在内的任何部门的地址执行/页被删除。

请参阅使用典型的命令字符串和总线操作擦除命令流程图。

程序运行

该W39V040A被编程在逐字节的基础。编程操作只能改变逻辑

数据"1"至逻辑数据"0."擦除操作，其中在主存储器和/或引导改变整个数据

街区"0"到"1" ，是编程之前需要。

由4个字节的指令周期启动的程序运行（参见命令代码字节

编程）。该设备将在内部后，立即进入程序操作

字节编程命令输入。内部程序计时器会自动超时（ 50

最大。 -

）一旦完成，然后返回到正常读模式。数据轮询和/或切换位可

用于检测程序循环的结束。

-4-

W39V040A

硬件数据保护

存储在W39V040A的数据的完整性也是硬件以下列方式保护：

(1)

噪声/毛刺保护：小于15 ns的时间一#WE脉冲不会启动写周期。

(2)

上电/掉电检测：编程和读操作被禁止时， V

少

较典型值为1.5V 。

(3)

写禁止模式：强制#OE低或#WE高会抑制写操作。这可以防止

在上电或掉电期间的意外写操作。

(4)

上电延时：当V

已经达到了层次感，设备会自动超时5

任何写（擦除/编程）操作前毫秒。

数据轮询（ DQ

） - 写状态检测

该W39V040A包括数据查询功能，以指示一个节目的结束或擦除周期。当

在W39V040A是在内部编程或擦除周期，任何试图读取DQ

的最后一个字节的

加载将接收的真实数据的补码。一旦程序或擦除周期完成时， DQ的

会显示出真实的数据。需要注意的是DQ

将在擦除周期中表现出的逻辑"0" ，并成为逻辑

"1"或当擦除周期已经完成真正的数据。

切换位（ DQ

） - 写状态检测

除了数据轮询， W39V040A提供了另一种方法，用于确定所述端

项目周期。在内部编程或擦除周期，任何尝试连续读取DQ

将

产生交替的0和1的。当程序或擦除周期完成时，这之间来回切换

0和1的停止。该设备然后准备进行下一次操作。

多芯片操作

多台设备可连接单LPC总线上。有四种ID引脚可用于支持多达

16个设备。但为了不违反由Intel，华邦定义的BIOS ROM的存储空间

W39V040A只会使用3号引脚，允许多达8个器件， 4Mbytes的BIOS代码和4Mbytes的

寄存器存储器空间。

有两种类型的寄存器在该设备上，通用输入寄存器和产品

标识寄存器。用户可以通过在4GBytes的各个地址访问这些寄存器

存储器映射。有在下面的章节详细描述。

通用输入寄存器

该寄存器读GPI的状态：在W39V040A引脚[ 4 0 ] 。这是一个传递寄存器，

可以通过存储器地址FFBxE100 （十六进制）被读取。在地址"x"代表ID [ 3 ： 0 ]引脚

肩带。因为它是直通寄存器，没有缺省值。

-5-

出版日期：二〇〇二年十二月十九日

A2版