W312-02
FTG的VIA K7系列芯片组具有可编程输出频率
特点
为VIA K7系列芯片组的单芯片解决方案， FTG
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统恢
ERY
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的PCI时钟输出
CPU ， AGP和PCI的可编程输出歪斜
采用Cypress的传播最大化EMI抑制
频谱技术
低抖动和严格控制的时钟偏差
两对差分CPU时钟
十份PCI时钟
一式三份的66 - MHz的输出
两份48 - MHz的输出
三份14.31818 MHz的参考时钟
一个RESET输出系统恢复
电源管理控制支持
关键的特定连接的阳离子
CPU输出周期到周期抖动： ............................. 250 PS
48兆赫， 3V66 ， PCI输出
周期到周期抖动： ........................................... ......... 500 PS
CPU ， 3V66输出偏斜： ............................................ 200 PS
48 - MHz输出偏斜： ............................................ ..... 250 PS
PCI输出偏斜： .............................................. .......... 500 PS
[1]
框图
VDD_REF
引脚配置
REF2
REF1/FS1*
REF0/FS0*
X1
X2
XTAL
OSC
PLL的参考频率
分频器，
延迟，
和
相
控制
逻辑
VDD_CPU
CPUT0,CPUC0
2
SDATA
SCLK
SMBUS
逻辑
CPUT_CS ， CPUC_CS
VDD_AGP
3
AGP0 ： 2
（ FS0 ：4）
VDD_PCI
PCI0/SEL24_48#*
PLL 1
PD ＃
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
5
PCI1 ： 8
PCI9_E
RST ＃
VDD_48MHz
48MHz/FS3*
VDD_REF
GND_REF
X1
X2
VDD_48MHz
*FS2/48MHz
*FS3/24_48MHz
GND_48MHz
*FS4/PCI_F
*SEL24_48#/PCI0
PCI1
GND_PCI
PCI2
PCI3
VDD_PCI
PCI4
PCI5
PCI6
GND_PCI
PCI7
PCI8
PCI9_E
VDD_PCI
RST ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/FS0*
REF1/FS1*
REF2
REF_STOP ＃ *
AGP_STOP ＃ *
GND_CPU
CPUT0
CPUC0
VDD_CPU
CPUT_CS
CPUC_CS
GND_CPU
CPU_STOP ＃ *
PCI_STOP ＃ *
PD ＃ *
VDD_CORE
GND_CORE
SDATA
SCLK
GND_AGP
AGP2
AGP1
AGP0
VDD_AGP
PLL2
/2
SEL24_48#*
24_48MHz/FS4*
注意：
1.内部100K上拉电阻上存在输入标有* 。 DE-
标志不应该仅仅依靠内部上拉电阻来设置I / O引脚
高。
W312-02
赛普拉斯半导体公司
文件编号： 38-07259牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月19日
W312-02
I
引脚德网络nitions
引脚名称
REF0/FS0
PIN号
48
针
TYPE
I / O
引脚说明
参考时钟输出0 /频率选择0 ：
3.3V 14.318 MHz的时钟输出
放。当REF_STOP ＃激活REF0将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表4 。
参考时钟输出0 /频率选择1 ：
3.3V 14.318 MHz的时钟输出
放。当REF_STOP ＃激活REF1将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表4 。
参考时钟输出2 ：
3.3V 14.318 MHz的时钟输出。 REF2将显示
当REF_STOP ＃有效禁止。
晶振输入：
该引脚具有双重功能。它可以被用作一个外部
14.318 MHz的晶振连接或作为外部参考频率输入。
晶振输出：
外部14.318 MHz的晶振CON-输入连接
接口上。如果使用外部基准时，该引脚必须悬空。
自由运行PCI时钟/频率选择4 ：
3.3V 33 - MHz的自由运行PCI
时钟输出。该引脚也可作为选择表带决定设备
如上述操作频率
表4 。
PCI时钟0 /选择24或48 MHz的：
3.3V 33 - MHz的PCI时钟输出。此输出
当PCI_STOP ＃激活将被禁用。该引脚也可作为选择
表带以确定24_48MHz输出器件的工作频率。
PCI时钟1到8：
3.3V 33 - MHz的PCI时钟输出。 PCI1 ： 8将会显示
当PCI_STOP ＃是活跃的禁止。
早期的PCI时钟9 ：
3.3V 33 - MHz的PCI时钟输出。 PCI9_E将被禁用
当PCI_STOP ＃是活动的。
AGP时钟0到2 ：
3.3V 66 - MHz时钟输出。工作频率
通过FS0控制： 4（见
表4）。
AGP0 ： 2将被禁用时
AGP_STOP ＃有效。
48 - MHz输出/频率选择3 ：
3.3V 48 - MHz的非扩频
输出。当REF_STOP ＃激活48MHz的将被禁用。该引脚还
作为选择表带，以确定设备的工作频率为DE-
在划线
表4 。
24或48 MHz输出/选择24或48 MHz的：
3.3V 24或48 MHz的非扩展
光谱输出。当REF_STOP ＃激活24_48MHz将被禁用。这
脚也可以作为选择带以确定设备的工作频率为
在描述
表4 。
REF1/FS1
47
I / O
REF2
X1
X2
PCI_F/FS4
46
3
4
9
I / O
I
I
I
PCI_0/SEL24_48#
10
I / O
PCI1 ： 8
PCI9_E
AGP0 ： 2
11, 13, 14, 16,
17, 18, 20, 21
22
26, 27, 28
O
O
O
48MHz/FS2
6
I / O
24_48MHz/FS3
7
I / O
RST ＃
24
RESET＃ ：
开漏RESET ＃输出。
O
（开
漏）
O
CPU时钟输出0 ：
CPUT0和CPUC0是差动CPU时钟输出
（开看跌期权的K7处理器，它们是开漏输出。
漏）
O
CPU时钟输出的芯片组：
CPUT_CS和CPUC_CS是差分
CPU时钟输出的芯片组。他们是推挽输出。这些输出
当CPU_STOP ＃活跃将被禁用。
CPU停止输入：
该输入将禁用CPUT_CS和CPUC_CS当它是
活跃的。
PCI停止输入：
该输入将禁用PCI0 ： 8和PCI9_E当它被激活。
AGP停止输入：
该输入将禁用AGP0 ：2时，它是活动的。
REF停止输入：
该输入将禁用REF0 ： 2 ， 24_48MHz和48兆赫
输出时，它是活动的。
CPUT0 ， CPUC0
42, 41
CPUT_CS ，
CPUC_CS
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
39, 38
36
35
44
45
I
I
I
I
文件编号： 38-07259牧师* B
第21 2
W312-02
串行数据接口
该W312-02设有两针，串行数据接口，可以
可用于配置用于控制内部寄存器的设置杆
特定器件的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字的读，写块和块的读操作
位
7
6:0
控制器。块的读/写操作时，字节必须是
按顺序访问，从最低到最高字节
停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写入和读出字节操作，系统
控制器可以访问单个索引的字节。的偏移
索引的字节被编码在指令代码。
该命令码的定义中定义
表1中。
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 ' 。
表1块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07259牧师* B
第21 4
W312-02
FTG的VIA K7系列芯片组
可编程输出频率
特点
为VIA K7系列芯片组的单芯片解决方案， FTG
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的PCI时钟输出
CPU ， AGP和PCI的可编程输出歪斜
采用Cypress的传播最大化EMI抑制
频谱技术
低抖动和严格控制的时钟偏差
两对差分CPU时钟
十的PCI时钟副本
三份66 - MHz的输出
两份48 - MHz的输出
三份14.31818 MHz的参考时钟
一个RESET输出系统恢复
电源管理控制支持
关键的特定连接的阳离子
CPU输出周期到周期抖动： ............................. 250 PS
48兆赫， 3V66 ， PCI输出
周期到周期抖动： ........................................... ......... 500 PS
CPU ， 3V66输出偏斜： ............................................ 200 PS
48 - MHz输出偏斜： ............................................ ..... 250 PS
PCI输出偏斜： .............................................. .......... 500 PS
框图
VDD_REF
引脚配置
REF2
REF1/FS1*
REF0/FS0*
[1]
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/FS0*
REF1/FS1*
REF2
REF_STOP ＃ *
AGP_STOP ＃ *
GND_CPU
CPUT0
CPUC0
VDD_CPU
CPUT_CS
CPUC_CS
GND_CPU
CPU_STOP ＃ *
PCI_STOP ＃ *
PD ＃ *
VDD_CORE
GND_CORE
SDATA
SCLK
GND_AGP
AGP2
AGP1
AGP0
VDD_AGP
X1
X2
XTAL
OSC
PLL的参考频率
VDD_CPU
分频器，
延迟，
和
相
控制
逻辑
2
CPUT0,CPUC0
CPUT_CS ， CPUC_CS
VDD_AGP
AGP0 ： 2
SDATA
SCLK
SMBUS
逻辑
（ FS0 ：4）
3
VDD_PCI
PCI0/SEL24_48#*
PLL 1
PD ＃
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
5
PCI1 ： 8
PCI9_E
RST ＃
VDD_48MHz
48MHz/FS3*
VDD_REF
GND_REF
X1
X2
VDD_48MHz
*FS2/48MHz
*FS3/24_48MHz
GND_48MHz
*FS4/PCI_F
*SEL24_48#/PCI0
PCI1
GND_PCI
PCI2
PCI3
VDD_PCI
PCI4
PCI5
PCI6
GND_PCI
PCI7
PCI8
PCI9_E
VDD_PCI
RST ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
PLL2
/2
SEL24_48#*
24_48MHz/FS4*
注意：
1.内部100K上拉电阻上存在输入标有* 。 DE-
标志不应该仅仅依靠内部上拉电阻来设置I / O引脚
高。
赛普拉斯半导体公司
文件编号： 38-07259牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年4月28日
W312-02
W312-02
引脚德网络nitions
I
引脚名称
REF0/FS0
PIN号
48
针
TYPE
I / O
引脚说明
参考时钟输出0 /频率选择0 ：
3.3V 14.318 MHz的时钟
输出。当REF_STOP ＃激活REF0将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表5 。
参考时钟输出0 /频率选择1 ：
3.3V 14.318 MHz的时钟
输出。当REF_STOP ＃激活REF1将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表5 。
参考时钟输出2 ：
3.3V 14.318 MHz的时钟输出。 REF2会
当REF_STOP ＃激活禁用。
晶振输入：
该引脚具有双重功能。它可以被用作一个外部14.318-
MHz晶体连接或外部参考频率输入。
晶振输出：
外部14.318 MHz的晶振输入连接
连接。如果使用外部基准时，该引脚必须悬空。
自由运行PCI时钟/频率选择4 ：
3.3V 33 - MHz的自由运行PCI
时钟输出。该引脚也可作为选择表带决定设备
如上述操作频率
表5 。
PCI时钟0 /选择24或48 MHz的：
3.3V 33 - MHz的PCI时钟输出。此输出
当PCI_STOP ＃激活将被禁用。该引脚也可作为选择
表带以确定24_48MHz输出器件的工作频率。
PCI时钟1到8：
3.3V 33 - MHz的PCI时钟输出。 PCI1 ： 8将被禁用
当PCI_STOP ＃是活动的。
早期的PCI时钟9 ：
3.3V 33 - MHz的PCI时钟输出。 PCI9_E将被禁用
当PCI_STOP ＃是活动的。
AGP时钟0到2 ：
3.3V 66 - MHz时钟输出。工作频率
通过FS0控制： 4（见
表5）。
AGP0 ： 2将被禁用时
AGP_STOP ＃有效。
48 - MHz输出/频率选择3 ：
3.3V 48 - MHz的非扩频
输出。当REF_STOP ＃激活48MHz的将被禁用。该引脚还提供
作为选择带中所述，以确定设备的工作频率
表5 。
24或48 MHz输出/选择24或48 MHz的：
3.3V 24或48 MHz的非扩展
光谱输出。当REF_STOP ＃激活24_48MHz将被禁用。这
脚也可以作为选择带以确定设备的工作频率为
在描述
表5 。
REF1/FS1
47
I / O
REF2
X1
X2
PCI_F/FS4
46
3
4
9
I / O
I
I
I
PCI_0/SEL24_48#
10
I / O
PCI1 ： 8
PCI9_E
AGP0 ： 2
11, 13, 14, 16,
17, 18, 20, 21
22
26, 27, 28
O
O
O
48MHz/FS2
6
I / O
24_48MHz/FS3
7
I / O
RST ＃
24
O
RESET＃ ：
开漏RESET ＃输出。
（开
漏）
CPU时钟输出0 ：
CPUT0和CPUC0是差动CPU时钟
O
（为K7处理器开输出。他们是开漏输出。
漏）
O
CPU时钟输出的芯片组：
CPUT_CS和CPUC_CS是差分
CPU时钟输出的芯片组。他们是推挽输出。这些输出
当CPU_STOP ＃活跃将被禁用。
CPU停止输入：
该输入将禁用CPUT_CS和CPUC_CS当它是
活跃的。
PCI停止输入：
该输入将禁用PCI0 ： 8和PCI9_E当它被激活。
AGP停止输入：
该输入将禁用AGP0 ：2时，它是活动的。
REF停止输入：
该输入将禁用REF0 ： 2 ， 24_48MHz和48兆赫
输出时，它是活动的。
CPUT0 ， CPUC0
42, 41
CPUT_CS ，
CPUC_CS
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
39, 38
36
35
44
45
I
I
I
I
文件编号： 38-07259牧师* C
第20页2
W312-02
串行数据接口
该W312-02设有两针，串行数据接口，可以
用于精读控制网络连接gure内部寄存器的设置
特定设备的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字的读，写块和块的读操作
控制器。块的读/写操作时，字节必须是
表1.命令代码定义
位
7
6:0
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 ' 。
按顺序访问，从最低到最高字节
停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写入和读出字节操作，系统
控制器可以访问单个索引的字节。的偏移
索引的字节被编码在指令代码。
.The
块写入和块读协议概述
表1
而
表2
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ）
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07259牧师* C
第20页4
W312-02
FTG的VIA K7系列芯片组
具有可编程输出频率
特点
为VIA K7系列芯片组的单芯片解决方案， FTG
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的PCI时钟输出
CPU ， AGP和PCI的可编程输出歪斜
采用Cypress的传播最大化EMI抑制
频谱技术
低抖动和严格控制的时钟偏差
两对差分CPU时钟
十的PCI时钟副本
三份66 - MHz的输出
两份48 - MHz的输出
三份14.31818 MHz的参考时钟
一个RESET输出系统恢复
电源管理控制支持
关键的特定连接的阳离子
CPU输出周期到周期抖动： ............................. 250 PS
48兆赫， 3V66 ， PCI输出
周期到周期抖动： ........................................... ......... 500 PS
CPU ， 3V66输出偏斜： ............................................ 200 PS
48 - MHz输出偏斜： ............................................ ..... 250 PS
PCI输出偏斜： .............................................. .......... 500 PS
框图
VDD_REF
引脚配置
REF2
REF1/FS1*
REF0/FS0*
[1]
X1
X2
XTAL
OSC
PLL的参考频率
VDD_CPU
分频器，
延迟，
和
相
控制
逻辑
CPUT0,CPUC0
2
SDATA
SCLK
SMBUS
逻辑
CPUT_CS ， CPUC_CS
VDD_AGP
3
AGP0 ： 2
（ FS0 ：4）
VDD_PCI
PCI0/SEL24_48#*
PLL 1
PD ＃
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
5
PCI1 ： 8
PCI9_E
RST ＃
VDD_48MHz
48MHz/FS3*
VDD_REF
GND_REF
X1
X2
VDD_48MHz
*FS2/48MHz
*FS3/24_48MHz
GND_48MHz
*FS4/PCI_F
*SEL24_48#/PCI0
PCI1
GND_PCI
PCI2
PCI3
VDD_PCI
PCI4
PCI5
PCI6
GND_PCI
PCI7
PCI8
PCI9_E
VDD_PCI
RST ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/FS0*
REF1/FS1*
REF2
REF_STOP ＃ *
AGP_STOP ＃ *
GND_CPU
CPUT0
CPUC0
VDD_CPU
CPUT_CS
CPUC_CS
GND_CPU
CPU_STOP ＃ *
PCI_STOP ＃ *
PD ＃ *
VDD_CORE
GND_CORE
SDATA
SCLK
GND_AGP
AGP2
AGP1
AGP0
VDD_AGP
PLL2
/2
SEL24_48#*
24_48MHz/FS4*
注意：
1.内部100K上拉电阻上存在输入标有* 。 DE-
标志不应该仅仅依靠内部上拉电阻来设置I / O引脚
高。
W312-02
1.0版， 2006年11月27日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 19 1
www.SpectraLinear.com
W312-02
I
引脚德网络nitions
引脚名称
REF0/FS0
PIN号
48
针
TYPE
I / O
引脚说明
参考时钟输出0 /频率选择0 ：
3.3V 14.318 MHz的时钟
输出。当REF_STOP ＃激活REF0将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表5 。
参考时钟输出0 /频率选择1 ：
3.3V 14.318 MHz的时钟
输出。当REF_STOP ＃激活REF1将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表5 。
参考时钟输出2 ：
3.3V 14.318 MHz的时钟输出。 REF2会
当REF_STOP ＃激活禁用。
晶振输入：
该引脚具有双重功能。它可以被用作一个外部
14.318 MHz的晶振连接或作为外部参考频率输入。
晶振输出：
外部14.318 MHz的晶振输入连接
连接。如果使用外部基准时，该引脚必须悬空。
自由运行PCI时钟/频率选择4 ：
3.3V 33 - MHz的自由运行PCI
时钟输出。该引脚也可作为选择表带决定设备
如上述操作频率
表5 。
PCI时钟0 /选择24或48 MHz的：
3.3V 33 - MHz的PCI时钟输出。此输出
当PCI_STOP ＃激活将被禁用。该引脚也可作为选择
表带以确定24_48MHz输出器件的工作频率。
PCI时钟1到8：
3.3V 33 - MHz的PCI时钟输出。 PCI1 ： 8将被禁用
当PCI_STOP ＃是活动的。
早期的PCI时钟9 ：
3.3V 33 - MHz的PCI时钟输出。 PCI9_E将被禁用
当PCI_STOP ＃是活动的。
AGP时钟0到2 ：
3.3V 66 - MHz时钟输出。工作频率
通过FS0控制： 4（见
表5）。
AGP0 ： 2将被禁用时
AGP_STOP ＃有效。
48 - MHz输出/频率选择3 ：
3.3V 48 - MHz的非扩频
输出。当REF_STOP ＃激活48MHz的将被禁用。该引脚还提供
作为选择带中所述，以确定设备的工作频率
表5 。
24或48 MHz输出/选择24或48 MHz的：
3.3V 24或48 MHz的非扩展
光谱输出。当REF_STOP ＃激活24_48MHz将被禁用。这
脚也可以作为选择带以确定设备的工作频率为
在描述
表5 。
REF1/FS1
47
I / O
REF2
X1
X2
PCI_F/FS4
46
3
4
9
I / O
I
I
I
PCI_0/SEL24_48#
10
I / O
PCI1 ： 8
PCI9_E
AGP0 ： 2
11, 13, 14, 16,
17, 18, 20, 21
22
26, 27, 28
O
O
O
48MHz/FS2
6
I / O
24_48MHz/FS3
7
I / O
RST ＃
24
RESET＃ ：
开漏RESET ＃输出。
O
（开-D
雨）
O
CPU时钟输出0 ：
CPUT0和CPUC0是差动CPU时钟
（为K7处理器开-D输出，他们是开漏输出。
雨）
O
CPU时钟输出的芯片组：
CPUT_CS和CPUC_CS是差分
CPU时钟输出的芯片组。他们是推挽输出。这些输出
当CPU_STOP ＃活跃将被禁用。
CPU停止输入：
该输入将禁用CPUT_CS和CPUC_CS当它是
活跃的。
PCI停止输入：
该输入将禁用PCI0 ： 8和PCI9_E当它被激活。
AGP停止输入：
该输入将禁用AGP0 ：2时，它是活动的。
REF停止输入：
该输入将禁用REF0 ： 2 ， 24_48MHz和48兆赫
输出时，它是活动的。
CPUT0 ， CPUC0
42, 41
CPUT_CS ，
CPUC_CS
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
39, 38
36
35
44
45
I
I
I
I
1.0版， 2006年11月27日
第19 2
W312-02
串行数据接口
该W312-02设有两针，串行数据接口，可以
用于精读控制网络连接gure内部寄存器的设置
特定设备的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字的读，写块和块的读操作
控制器。块的读/写操作时，字节必须是
表1.命令代码定义
位
7
6:0
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 ' 。
按顺序访问，从最低到最高字节
停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写入和读出字节操作，系统
控制器可以访问单个索引的字节。的偏移
索引的字节被编码在指令代码。
.The
块写入和块读协议概述
表1
而
表2
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ）
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
1.0版， 2006年11月27日
第19 4
W312-02
FTG的VIA K7系列芯片组具有可编程输出频率
特点
为VIA K7系列芯片组的单芯片解决方案， FTG
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统恢
ERY
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的PCI时钟输出
CPU ， AGP和PCI的可编程输出歪斜
采用Cypress的传播最大化EMI抑制
频谱技术
低抖动和严格控制的时钟偏差
两对差分CPU时钟
十份PCI时钟
一式三份的66 - MHz的输出
两份48 - MHz的输出
三份14.31818 MHz的参考时钟
一个RESET输出系统恢复
电源管理控制支持
关键的特定连接的阳离子
CPU输出周期到周期抖动： ............................. 250 PS
48兆赫， 3V66 ， PCI输出
周期到周期抖动： ........................................... ......... 500 PS
CPU ， 3V66输出偏斜： ............................................ 200 PS
48 - MHz输出偏斜： ............................................ ..... 250 PS
PCI输出偏斜： .............................................. .......... 500 PS
[1]
框图
VDD_REF
引脚配置
REF2
REF1/FS1*
REF0/FS0*
X1
X2
XTAL
OSC
PLL的参考频率
分频器，
延迟，
和
相
控制
逻辑
VDD_CPU
CPUT0,CPUC0
2
SDATA
SCLK
SMBUS
逻辑
CPUT_CS ， CPUC_CS
VDD_AGP
3
AGP0 ： 2
（ FS0 ：4）
VDD_PCI
PCI0/SEL24_48#*
PLL 1
PD ＃
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
5
PCI1 ： 8
PCI9_E
RST ＃
VDD_48MHz
48MHz/FS3*
VDD_REF
GND_REF
X1
X2
VDD_48MHz
*FS2/48MHz
*FS3/24_48MHz
GND_48MHz
*FS4/PCI_F
*SEL24_48#/PCI0
PCI1
GND_PCI
PCI2
PCI3
VDD_PCI
PCI4
PCI5
PCI6
GND_PCI
PCI7
PCI8
PCI9_E
VDD_PCI
RST ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/FS0*
REF1/FS1*
REF2
REF_STOP ＃ *
AGP_STOP ＃ *
GND_CPU
CPUT0
CPUC0
VDD_CPU
CPUT_CS
CPUC_CS
GND_CPU
CPU_STOP ＃ *
PCI_STOP ＃ *
PD ＃ *
VDD_CORE
GND_CORE
SDATA
SCLK
GND_AGP
AGP2
AGP1
AGP0
VDD_AGP
PLL2
/2
SEL24_48#*
24_48MHz/FS4*
注意：
1.内部100K上拉电阻上存在输入标有* 。 DE-
标志不应该仅仅依靠内部上拉电阻来设置I / O引脚
高。
W312-02
赛普拉斯半导体公司
文件编号： 38-07259牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月19日
W312-02
I
引脚德网络nitions
引脚名称
REF0/FS0
PIN号
48
针
TYPE
I / O
引脚说明
参考时钟输出0 /频率选择0 ：
3.3V 14.318 MHz的时钟输出
放。当REF_STOP ＃激活REF0将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表4 。
参考时钟输出0 /频率选择1 ：
3.3V 14.318 MHz的时钟输出
放。当REF_STOP ＃激活REF1将被禁用。该引脚还提供
作为选择表带决定器件工作频率的描述
表4 。
参考时钟输出2 ：
3.3V 14.318 MHz的时钟输出。 REF2将显示
当REF_STOP ＃有效禁止。
晶振输入：
该引脚具有双重功能。它可以被用作一个外部
14.318 MHz的晶振连接或作为外部参考频率输入。
晶振输出：
外部14.318 MHz的晶振CON-输入连接
接口上。如果使用外部基准时，该引脚必须悬空。
自由运行PCI时钟/频率选择4 ：
3.3V 33 - MHz的自由运行PCI
时钟输出。该引脚也可作为选择表带决定设备
如上述操作频率
表4 。
PCI时钟0 /选择24或48 MHz的：
3.3V 33 - MHz的PCI时钟输出。此输出
当PCI_STOP ＃激活将被禁用。该引脚也可作为选择
表带以确定24_48MHz输出器件的工作频率。
PCI时钟1到8：
3.3V 33 - MHz的PCI时钟输出。 PCI1 ： 8将会显示
当PCI_STOP ＃是活跃的禁止。
早期的PCI时钟9 ：
3.3V 33 - MHz的PCI时钟输出。 PCI9_E将被禁用
当PCI_STOP ＃是活动的。
AGP时钟0到2 ：
3.3V 66 - MHz时钟输出。工作频率
通过FS0控制： 4（见
表4）。
AGP0 ： 2将被禁用时
AGP_STOP ＃有效。
48 - MHz输出/频率选择3 ：
3.3V 48 - MHz的非扩频
输出。当REF_STOP ＃激活48MHz的将被禁用。该引脚还
作为选择表带，以确定设备的工作频率为DE-
在划线
表4 。
24或48 MHz输出/选择24或48 MHz的：
3.3V 24或48 MHz的非扩展
光谱输出。当REF_STOP ＃激活24_48MHz将被禁用。这
脚也可以作为选择带以确定设备的工作频率为
在描述
表4 。
REF1/FS1
47
I / O
REF2
X1
X2
PCI_F/FS4
46
3
4
9
I / O
I
I
I
PCI_0/SEL24_48#
10
I / O
PCI1 ： 8
PCI9_E
AGP0 ： 2
11, 13, 14, 16,
17, 18, 20, 21
22
26, 27, 28
O
O
O
48MHz/FS2
6
I / O
24_48MHz/FS3
7
I / O
RST ＃
24
RESET＃ ：
开漏RESET ＃输出。
O
（开
漏）
O
CPU时钟输出0 ：
CPUT0和CPUC0是差动CPU时钟输出
（开看跌期权的K7处理器，它们是开漏输出。
漏）
O
CPU时钟输出的芯片组：
CPUT_CS和CPUC_CS是差分
CPU时钟输出的芯片组。他们是推挽输出。这些输出
当CPU_STOP ＃活跃将被禁用。
CPU停止输入：
该输入将禁用CPUT_CS和CPUC_CS当它是
活跃的。
PCI停止输入：
该输入将禁用PCI0 ： 8和PCI9_E当它被激活。
AGP停止输入：
该输入将禁用AGP0 ：2时，它是活动的。
REF停止输入：
该输入将禁用REF0 ： 2 ， 24_48MHz和48兆赫
输出时，它是活动的。
CPUT0 ， CPUC0
42, 41
CPUT_CS ，
CPUC_CS
CPU_STOP ＃
PCI_STOP ＃
AGP_STOP ＃
REF_STOP ＃
39, 38
36
35
44
45
I
I
I
I
文件编号： 38-07259牧师* B
第21 2
W312-02
串行数据接口
该W312-02设有两针，串行数据接口，可以
可用于配置用于控制内部寄存器的设置杆
特定器件的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字的读，写块和块的读操作
位
7
6:0
控制器。块的读/写操作时，字节必须是
按顺序访问，从最低到最高字节
停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写入和读出字节操作，系统
控制器可以访问单个索引的字节。的偏移
索引的字节被编码在指令代码。
该命令码的定义中定义
表1中。
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 ' 。
表1块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07259牧师* B
第21 4
QQ：2880707522 复制
