W311
FTG的VIA PRO -266 DDR芯片组
特点
采用Cypress的传播最大化EMI抑制
频谱技术
系统频率合成器威盛临2000
可编程时钟输出频率小于1
MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的CPU和PCI输出
钟
CPU ， AGP和PCI的可编程输出歪斜
支持英特尔
赛扬
和奔腾
III级
处理器
三份CPU输出
9份PCI输出
一个48 MHz的输出， USB
一个24 MHz或48 MHz的输出SIO
双缓冲基准输出
三份APIC输出
支持频率高达200MHz
SMBus接口进行编程
电源管理控制输入
提供48引脚SSOP
关键的特定连接的阳离子
CPU周期到周期抖动： .......................................... 250 PS
CPU到CPU输出偏斜........................................... 175 PS
PCI周期到周期抖动： .......................................... ... 500 PS
PCI到PCI输出偏斜： ............................................ 500 PS
框图
引脚配置
[1]
注意：
标有* 1，信号具有内部上拉电阻
赛普拉斯半导体公司
文件编号： 38-07703牧师**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年3月14日
W311
引脚德网络nitions
引脚名称
RST ＃
CPU1 ： 3
PIN号
32
39, 38, 35
针
TYPE
O
（开
漏）
O
I
O
引脚说明
系统复位输出：
漏极开路系统复位输出。
CPU时钟输出：
频率设定在FS0 ： 4输入或通过串行输入
界面。在CPU1中： 3的输出由CLK_STOP ＃输入选通。
CPU输出控制：
3.3V LVTTL兼容的输入端，停止CPU1 ： 3 。
PCI时钟输出1到8：
频率设定由FS0 ： 4路输入，或通过
串行输入接口;看
表5
了解详细信息。 PCI1 ： 8输出由选通
PCI_STOP ＃的输入。
PCI_STOP ＃输入：
3.3V LVTTL兼容的输入端，停止PCI1 ： 8 。
自由运行PCI时钟输出：
频率设定由FS0 ： 4路输入，或通过
串行输入接口;看
表5
了解详细信息。
频率选择输入：
选择CPU时钟频率，如图
表1中。
AGP时钟输出：
该引脚作为选择肩带，以确定设备
如上述操作频率
表5 。
APIC时钟输出：
APIC时钟输出。
48 - MHz输出/频率选择3 ：
48MHz的是在正常操作中提供的。
在标准的PC系统中，这个输出可以被用作通用的参考
串行总线主控制器。该引脚也用作电源接通背带选项
确定如上述设备的工作频率
表5 。
24_48 - MHz输出/频率选择2 ：
在标准的PC系统，这个输出
可以用作时钟输入为一个超级I / O芯片。输出频率为
通过配置字节3位控制[ 6 ] 。默认输出频率为24兆赫。
该引脚也可作为电带选项来确定设备的操作
如上述频率
表5 。
参考时钟输出1 /频率选择4 ：
3.3V 14.318 MHz的输出时钟。
该引脚也可作为电带选项来确定设备的操作
如上述频率
表5 。
参考时钟输出0 ：
3.3V 14.318 MHz的输出时钟。
时钟引脚SMBus的电路。
数据引脚SMBus的电路。
晶体连接或外部基准频率输入：
该引脚具有双重
功能。它可以被用作一个外部14.318 MHz的晶体振荡器连接，或作为
外部参考频率输入。
水晶连接：
外部14.318 MHz的晶振输入连接。如果
使用外部基准时，该引脚必须悬空。
电源连接：
电源的核心逻辑， PLL电路， PCI输出，
基准输出， 48 - MHz的输出，并在24-48 MHz的输出，连接到3.3V电源。
CPU_STOP ＃
PCI1 ： 8
34
10, 11, 13,
14, 16, 17,
18, 20
33
9
21, 22
23, 26, 27
45, 44, 42
6
PCI_STOP ＃
PCI_F
FS0 ： 1
AGP0 ： 2
APIC0 ： 2
48MHz/FS3
O
O
I
O
O
I / O
24_48MHz/
FS2
REF1/FS4
7
47
I / O
I / O
REF0
SCLK
SDATA
X1
48
28
29
3
O
I
I / O
I
X2
VDD_REF ，
VDD_48MHz,
VDD_PCI ，
VDD_AGP ，
VDD_CORE
VDD_CPU ，
VDD_APIC
41
1, 5,15, 24,
31
I
P
41, 46, 37
P
电源连接：
电源的APIC和CPU输出缓冲器，连接到
2.5V.
文件编号： 38-07703牧师**
第19 2
W311
串行数据接口
在W311提供，可以是一个双引脚，串行数据接口
用于配置内部控制寄存器的设置
特定设备的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字的读，写块和块的读操作
表1中。
位
7
6:0
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 ' 。
控制器。块的读/写操作时，字节必须是
按顺序访问，从最低到最高字节
停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写入和读出字节操作，系统
控制器可以访问单个索引的字节。的偏移
索引的字节被编码在指令代码。
该命令码的定义中定义
表2中。
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07703牧师**
第19 3
W311
W311串行配置地图
1.串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
字节0 ：控制寄存器0
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
–
–
–
–
–
–
–
名字
版权所有
SEL2
SEL1
SEL0
FS_Override
SEL4
SEL3
版权所有
默认
0
0
0
0
0
1
0
0
版权所有
SEE
表5
SEE
表5
SEE
表5
输入引脚：由FS [ 0 4 0 =选择工作频率
通过SEL 1 =选择工作频率[ 4 ： 0 ]设置
SEE
表5
SEE
表5
版权所有
描述
2.所有未使用的寄存器位（预留和N / A ）应该是
写入“0 ”电平。
3.标有“初始化到0" ，所有寄存器位必须写入
在初始化过程中的零。
字节1 ：控制寄存器1
位
第7位
第6位
第5位
4位
针＃
-
-
-
-
名字
版权所有
传播选择二
传播选择一
传播Select0
默认
0
0
0
0
版权所有
'000 ' =正常（普及关闭）
' 001 ' =测试模式
' 010 ' =保留
' 011 ' =三态
‘100’ = –0.5%
‘101’ = ± 0.5%
‘110’ = ± 0.25%
‘111’ = ± 0.38%
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
描述
第3位
第2位
第1位
位0
字节2 ：控制寄存器2
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
35
38
39
42
CPU3
CPU2
CPU1
APIC2
1
1
1
1
针＃
20
18
17
16
14
13
11
10
PC8
PCI7
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
名字
默认
1
1
1
1
1
1
1
1
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
描述
文件编号： 38-07703牧师**
第19 5
W311
FTG的VIA PRO -266 DDR芯片组
特点
采用Cypress的传播最大化EMI抑制
频谱技术
系统频率合成器威盛临2000
可编程时钟输出频率小于1
MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW选择或SW
可编程时钟频率时，看门狗定时器
超时
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的CPU和PCI输出
钟
CPU ， AGP和PCI的可编程输出歪斜
支持英特尔
赛扬
和奔腾
III级
处理器
三份CPU输出
9份PCI输出
一个48 MHz的输出， USB
一个24 MHz或48 MHz的输出SIO
双缓冲基准输出
三份APIC输出
支持频率高达200MHz
SMBus接口进行编程
电源管理控制输入
提供48引脚SSOP
关键的特定连接的阳离子
CPU周期到周期抖动： .......................................... 250 PS
CPU到CPU输出偏斜........................................... 175 PS
PCI周期到周期抖动： .......................................... ... 500 PS
PCI到PCI输出偏斜： ............................................ 500 PS
框图
引脚配置
[1]
注意：
标有* 1，信号具有内部上拉电阻
1.0版， 2006年11月25日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第18页1
www.SpectraLinear.com
W311
引脚德网络nitions
引脚名称
RST ＃
CPU1 ： 3
PIN号
32
39, 38, 35
针
TYPE
O
（开
漏）
O
I
O
引脚说明
系统复位输出：
漏极开路系统复位输出。
CPU时钟输出：
频率设定在FS0 ： 4输入或通过串行输入
界面。在CPU1中： 3的输出由CLK_STOP ＃输入选通。
CPU输出控制：
3.3V LVTTL兼容的输入端，停止CPU1 ： 3 。
PCI时钟输出1到8：
频率设定由FS0 ： 4路输入，或通过
串行输入接口;看
表5
了解详细信息。 PCI1 ： 8输出由选通
PCI_STOP ＃的输入。
PCI_STOP ＃输入：
3.3V LVTTL兼容的输入端，停止PCI1 ： 8 。
自由运行PCI时钟输出：
频率设定由FS0 ： 4路输入，或通过
串行输入接口;看
表5
了解详细信息。
频率选择输入：
选择CPU时钟频率，如图
表1中。
AGP时钟输出：
该引脚作为选择肩带，以确定设备
如上述操作频率
表5 。
APIC时钟输出：
APIC时钟输出。
48 MHz输出/频率选择3 ：
48MHz的是在正常操作中提供的。
在标准的PC系统中，这个输出可以被用作通用的参考
串行总线主控制器。该引脚也用作电源接通背带选项
确定如上述设备的工作频率
表5 。
24_48 MHz输出/频率选择2 ：
在标准的PC系统，这个输出
可以用作时钟输入为一个超级I / O芯片。输出频率为
通过配置字节3位控制[ 6 ] 。默认输出频率为24兆赫。
该引脚也可作为电带选项来确定设备的操作
如上述频率
表5 。
参考时钟输出1 /频率选择4 ：
3.3V 14.318 MHz的输出时钟。
该引脚也可作为电带选项来确定设备的操作
如上述频率
表5 。
参考时钟输出0 ：
3.3V 14.318 MHz的输出时钟。
时钟引脚SMBus的电路。
数据引脚SMBus的电路。
晶体连接或外部基准频率输入：
该引脚具有双重
功能。它可以被用作一个外部14.318 MHz的晶体振荡器连接，或作为
外部参考频率输入。
水晶连接：
外部14.318 MHz晶振输入连接。如果
使用外部基准时，该引脚必须悬空。
电源连接：
电源的核心逻辑， PLL电路， PCI输出，
基准输出， 48 MHz的输出，并在24-48 MHz的输出，连接到3.3V电源。
CPU_STOP ＃
PCI1 ： 8
34
10, 11, 13,
14, 16, 17,
18, 20
33
9
21, 22
23, 26, 27
45, 44, 42
6
PCI_STOP ＃
PCI_F
FS0 ： 1
AGP0 ： 2
APIC0 ： 2
48MHz/FS3
O
O
I
O
O
I / O
24_48MHz/
FS2
REF1/FS4
7
47
I / O
I / O
REF0
SCLK
SDATA
X1
48
28
29
3
O
I
I / O
I
X2
VDD_REF ，
VDD_48MHz,
VDD_PCI ，
VDD_AGP ，
VDD_CORE
VDD_CPU ，
VDD_APIC
41
1, 5,15, 24,
31
I
P
41, 46, 37
P
电源连接：
电源的APIC和CPU输出缓冲器，连接到
2.5V.
1.0版， 2006年11月25日
第18页2
W311
串行数据接口
在W311提供，可以是一个双引脚，串行数据接口
用于配置内部控制寄存器的设置
特定设备的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字的读，写块和块的读操作
表1中。
位
7
6:0
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 ' 。
控制器。块的读/写操作时，字节必须是
按顺序访问，从最低到最高字节
停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写入和读出字节操作，系统
控制器可以访问单个索引的字节。的偏移
索引的字节被编码在指令代码。
该命令码的定义中定义
表2中。
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
1.0版， 2006年11月25日
第18页3
W311
W311串行配置地图
1.串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
字节0 ：控制寄存器0
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
–
–
–
–
–
–
–
名字
版权所有
SEL2
SEL1
SEL0
FS_Override
SEL4
SEL3
版权所有
默认
0
0
0
0
0
1
0
0
版权所有
SEE
表5
SEE
表5
SEE
表5
输入引脚：由FS [ 0 4 0 =选择工作频率
通过SEL 1 =选择工作频率[ 4 ： 0 ]设置
SEE
表5
SEE
表5
版权所有
描述
2.所有未使用的寄存器位（预留和N / A ）应该是
写入“0 ”电平。
3.标有“初始化到0" ，所有寄存器位必须写入
在初始化过程中的零。
字节1 ：控制寄存器1
位
第7位
第6位
第5位
4位
针＃
-
-
-
-
名字
版权所有
传播选择二
传播选择一
传播Select0
默认
0
0
0
0
版权所有
'000 ' =正常（普及关闭）
' 001 ' =测试模式
' 010 ' =保留
' 011 ' =三态
‘100’ = –0.5%
‘101’ = ± 0.5%
‘110’ = ± 0.25%
‘111’ = ± 0.38%
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
描述
第3位
第2位
第1位
位0
字节2 ：控制寄存器2
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
35
38
39
42
CPU3
CPU2
CPU1
APIC2
1
1
1
1
针＃
20
18
17
16
14
13
11
10
PC8
PCI7
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
名字
默认
1
1
1
1
1
1
1
1
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
描述
1.0版， 2006年11月25日
第18页5
QQ：2880707522 复制
