W256
12输出缓冲器2和DDR 3 SRAM DIMMS
特点
一个输入12输出缓冲/驱动器
支持高达2 DDR DIMM或3 SDRAM DIMM，
反馈一个额外的输出
SMBus接口为单个输出控制
低输出偏移（ < 100 PS）
支持266 MHz和333 MHz的DDR SDRAM
专用引脚的电源管理支持
节省空间的28引脚SSOP封装
功能说明
在W256是一款3.3V / 2.5V缓冲设计，分发
高速时钟的PC应用程序。该器件具有12个输出。
设计者可以配置这些输出，支持3无缓冲
标准SDRAM的DIMM和2个DDR DIMM内存模块。在W256可以
与W250-02或类似的时钟一起使用
合成的VIA Pro的266芯片组。
在W256还包括一个SMBus接口可以使
或禁用每个输出时钟。上电时，所有的输出时钟
启用（内部上拉） 。
框图
VDD3.5_2.5
BUF_IN
DDR0T_SDRAM0
DDR0C_SDRAM1
DDR1T_SDRAM2
SDATA
SCLOCK
PWR_DWN ＃
引脚配置
[1]
FBOUT
SSOP
顶视图
FBOUT
* PWR_DWN ＃
DDR0T_SDRAM0
DDR0C_SDRAM1
VDD3.3_2.5
GND
DDR1T_SDRAM2
DDR1C_SDRAM3
VDD3.3_2.5
BUF_IN
GND
DDR2T_SDRAM4
DDR2C_SDRAM5
VDD3.3_2.5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
SEL_DDR *
DDR5T_SDRAM10
DDR5C_SDRAM11
VDD3.3_2.5
GND
DDR4T_SDRAM8
DDR4C_SDRAM9
VDD3.3_2.5
GND
DDR3T_SDRAM6
DDR3C_SDRAM7
GND
SCLK
SDATA
SMBUS
解码
＆放大器;
断电
控制
DDR1C_SDRAM3
DDR2T_SDRAM4
DDR2C_SDRAM5
DDR3T_SDRAM6
DDR3C_SDRAM7
DDR4T_SDRAM8
DDR4C_SDRAM9
DDR5T_SDRAM10
DDR5C_SDRAM11
SEL_DDR
注意：
1.内部100K上拉电阻上存在输入标有* 。设计不应该仅仅依靠内部上拉电阻来设置I / O引脚为高电平。
1.0版， 2006年11月25日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第1页7
www.SpectraLinear.com
W256
销摘要
名字
SEL_DDR
28
引脚
描述
输入配置DDR -only模式或标准SDRAM模式。
1 = DDR -only模式。
0 =标准SDRAM模式。
当SEL_DDR拉高或配置为DDR -only模式中，所有的缓冲区
将被配置为DDR输出。
连接VDD3.3_2.5在DDR -only模式在2.5V电源。
当SEL_DDR被拉低，或配置为标准SDRAM输出，全
该缓冲区将被配置为标准SDRAM输出。
连接VDD3.3_2.5在标准SDRAM模式下的3.3V电源。
SMBus时钟输入。
SMBus的数据输入。
从芯片组的参考输入。
2.5V输入DDR -only模式; 3.3V输入
标准SDRAM模式。
反馈时钟芯片组。
输出电压取决于VDD3.3_2.5V 。
低电平输入使能掉电模式;所有输出将被拉低。
时钟输出。
这些输出提供BUF_IN的副本。电压摆幅依赖
在VDD3.3_2.5电源。
时钟输出。
这些输出提供BUF_IN当互补副本
SEL_DDR是活动的。这些输出提供BUF_IN副本时SEL_DDR是
无效。电压摆幅取决于VDD3.3_2.5电源。
连接到2.5V电源时， W256配置了DDR -only模式。
连接到3.3V电源，当W256配置了标准的SDRAM
模式。
地面上。
SCLK
SDATA
BUF_IN
FBOUT
PWR_DWN ＃
DDR [ 0 ： 5 ] T_SDRAM
[0,2,4,6,8,10]
16
15
10
1
2
3, 7, 12, 19, 23, 27
DDR [ 0 ： 5 ] C_SDRAM 4 ， 8 ， 13 ， 18 ， 22 ， 26
[1,3,5,7,9, 11]
VDD3.3_2.5
5, 9, 14, 21, 25
GND
6, 11, 17, 20, 24
1.0版， 2006年11月25日
第2 7
W256
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
.–
.
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留，未使用的位应设定为“0” 。
为W256的SMBus地址是：
表1中。
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
––
字节7 ：输出有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
19, 18
12, 13
–
–
7, 8
–
3, 4
描述
版权所有，开车到0
DDR3T_SDRAM6,
DDR3C_SDRAM7
DDR2T_SDRAM4,
DDR2C_SDRAM5
版权所有，开车到0
版权所有，开车到0
DDR1T_SDRAM2,
DDR1C_SDRAM3
版权所有，开车到0
DDR0T_SDRAM0,
DDR0C_SDRAM1
默认
1
1
1
1
1
1
1
1
字节6 ：输出有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
针＃
–
–
–
1
描述
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
FBOUT
默认
0
0
0
1
1
1
1
1
比特3月27日， 26 DDR5T_SDRAM10 ，
DDR5C_SDRAM11
第2位
–
版权所有，开车到0
1位23 ， 22 DDR4T_SDRAM8 ，
DDR4C_SDRAM9
位0
–
版权所有，开车到0
1.0版， 2006年11月25日
第3页7
W256
最大额定值
电源电压对地电位..................- 0.5 + 7.0V
直流输入电压（除BUF_IN ） ............ -0.5V到V
DD
+0.5
存储温度.................................. -65 ° C至+ 150°C
静电放电电压............................................ >2000V
（每MIL -STD -883方法3015 ）
工作条件
[2]
参数
V
DD3.3
V
DD2.5
T
A
C
OUT
C
IN
电源电压
电源电压
工作温度（环境温度）
输出电容
输入电容
描述
分钟。
3.135
2.375
0
6
5
典型值。
马克斯。
3.465
2.625
70
单位
V
V
°C
pF
pF
电气特性
在整个工作范围
参数
V
IL
V
IH
I
IL
I
IH
I
OH
I
OL
V
OL
V
OH
I
DD
I
DD
I
DDS
V
OUT
V
OC
IN
DC
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出高电流
输出低电流
输出低电压
[3]
输出高电压
[3]
电源电流
[3]
（ DDR -only模式）
电源电流
（ DDR -only模式）
电源电流
输出电压摆幅
输出电压穿越
输入时钟的占空比
V
IN
= 0V
V
IN
= V
DD
V
DD
= 2.375V
V
OUT
= 1V
V
DD
= 2.375V
V
OUT
= 1.2V
I
OL
= 12 mA时， V
DD
= 2.375V
I
OH
= -12毫安，V
DD
= 2.375V
空载输出， 133 MHz的
加载输出， 133 MHz的
PWR_DWN ＃ = 0
见测试迂曲（参照
图1）
0.7
(V
DD
/2)
–0.1
48
V
DD
/2
1.7
400
500
100
V
DD
+ 0.6
(V
DD
/2)
+0.1
52
–18
26
–32
35
0.6
测试条件
对于除SMBus的所有引脚
2.0
50
50
分钟。
典型值。
马克斯。
0.8
单位
V
V
A
A
mA
mA
V
V
mA
mA
A
V
V
%
注意事项：
2.多个耗材：在任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.参数是通过设计和特性保证。不是100 ％生产测试。
开关特性
[4]
参数
–
–
t
3
t
4
名字
工作频率
占空比
[4,5]
= t
2
t
1
测量1.4V为3.3V输出
测量VDD / 2为2.5V输出。
测量0.4V和2.4V之间
测量2.4V和0.4V之间
测试条件
分钟。
66
IN
DC
–5%
1.0
1.0
典型值。
马克斯。
180
IN
DC
+5%
2.50
2.50
单位
兆赫
%
V / ns的
V / ns的
SDRAM上升沿率
[4]
SDRAM下降沿率
[4]
1.0版， 2006年11月25日
第4 7
W256
开关特性
[4]
参数
t
3d
t
4d
t
5
t
6
t
7
t
8
名字
DDR上升沿率
[4]
DDR下降沿率
[4]
输出到输出偏斜
[4]
输出t4o输出歪斜
SDRAM
[2]
SDRAM缓冲LLProp 。延迟
[4]
测试条件
测得在20％至80％的
输出（参考
图1）
测得在20％至80％的
输出（参考
图1）
所有输出同样装
所有输出同样装
5
5
分钟。
0.5
0.5
典型值。
马克斯。
1.50
1.50
100
150
10
10
单位
V / ns的
V / ns的
ps
ps
ns
ns
SDRAM缓冲区HH支柱。延迟
[4]
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
开关波形
占空比时序
t
1
t
2
所有输出上升/下降时间
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
产量
输出输出扭曲
产量
产量
t
5
SDRAM缓冲区HH和LL传播延迟
1.5V
输入
产量
t
6
1.5V
t
7
注意事项：
4.与负载输出指定的所有参数。
输入时钟的5占空比为50％。上升沿和下降沿率大于1V / ns的。
1.0版， 2006年11月25日
第5页第7
W256
12输出缓冲器2和DDR 3 SRAM DIMMS
特点
一个输入12输出缓冲/驱动器
支持高达2 DDR DIMM或3 SDRAM DIMM，
反馈一个额外的输出
SMBus接口为单个输出控制
低输出偏移（ < 100 PS）
支持266 MHz和333 MHz的DDR SDRAM
专用引脚的电源管理支持
节省空间的28引脚SSOP封装
功能说明
在W256是一款3.3V / 2.5V缓冲设计，分发
高速时钟的PC应用程序。该器件具有12个输出。
设计者可以配置这些输出，支持3无缓冲
标准SDRAM的DIMM和2个DDR DIMM内存模块。在W256可以
与W250-02或类似的时钟一起使用
合成的VIA Pro的266芯片组。
在W256还包括一个SMBus接口可以使
或禁用每个输出时钟。上电时，所有的输出时钟
启用（内部上拉） 。
框图
VDD3.5_2.5
BUF_IN
DDR0T_SDRAM0
DDR0C_SDRAM1
DDR1T_SDRAM2
SDATA
SCLOCK
PWR_DWN ＃
引脚配置
[1]
FBOUT
SSOP
顶视图
FBOUT
* PWR_DWN ＃
DDR0T_SDRAM0
DDR0C_SDRAM1
VDD3.3_2.5
GND
DDR1T_SDRAM2
DDR1C_SDRAM3
VDD3.3_2.5
BUF_IN
GND
DDR2T_SDRAM4
DDR2C_SDRAM5
VDD3.3_2.5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
SEL_DDR *
DDR5T_SDRAM10
DDR5C_SDRAM11
VDD3.3_2.5
GND
DDR4T_SDRAM8
DDR4C_SDRAM9
VDD3.3_2.5
GND
DDR3T_SDRAM6
DDR3C_SDRAM7
GND
SCLK
SDATA
SMBUS
解码
＆放大器;
断电
控制
DDR1C_SDRAM3
DDR2T_SDRAM4
DDR2C_SDRAM5
DDR3T_SDRAM6
DDR3C_SDRAM7
DDR4T_SDRAM8
DDR4C_SDRAM9
DDR5T_SDRAM10
DDR5C_SDRAM11
SEL_DDR
注意：
1.内部100K上拉电阻上存在输入标有* 。设计不应该仅仅依靠内部上拉电阻来设置I / O引脚为高电平。
赛普拉斯半导体公司
文件编号： 38-07256牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年8月30日
W256
销摘要
名字
SEL_DDR
28
引脚
描述
输入配置DDR -only模式或标准SDRAM模式。
1 = DDR -only模式。
0 =标准SDRAM模式。
当SEL_DDR拉高或配置为DDR -only模式中，所有的缓冲区
将被配置为DDR输出。
连接VDD3.3_2.5在DDR -only模式在2.5V电源。
当SEL_DDR被拉低，或配置为标准SDRAM输出，全
该缓冲区将被配置为标准SDRAM输出。
连接VDD3.3_2.5在标准SDRAM模式下的3.3V电源。
SMBus时钟输入。
SMBus的数据输入。
从芯片组的参考输入。
2.5V输入DDR -only模式; 3.3V输入
标准SDRAM模式。
反馈时钟芯片组。
输出电压取决于VDD3.3_2.5V 。
低电平输入使能掉电模式;所有输出将被拉低。
时钟输出。
这些输出提供BUF_IN的副本。电压摆幅依赖
在VDD3.3_2.5电源。
时钟输出。
这些输出提供BUF_IN当互补副本
SEL_DDR是活动的。这些输出提供BUF_IN副本时SEL_DDR是
无效。电压摆幅取决于VDD3.3_2.5电源。
连接到2.5V电源时， W256配置了DDR -only模式。
连接到3.3V电源，当W256配置了标准的SDRAM
模式。
地面上。
SCLK
SDATA
BUF_IN
FBOUT
PWR_DWN ＃
DDR [ 0 ： 5 ] T_SDRAM
[0,2,4,6,8,10]
16
15
10
1
2
3, 7, 12, 19, 23, 27
DDR [ 0 ： 5 ] C_SDRAM 4 ， 8 ， 13 ， 18 ， 22 ， 26
[1,3,5,7,9, 11]
VDD3.3_2.5
5, 9, 14, 21, 25
GND
6, 11, 17, 20, 24
文件编号： 38-07256牧师* C
第2 9
W256
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
.–
.
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留，未使用的位应设定为“0” 。
为W256的SMBus地址是：
表1中。
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
––
字节7 ：输出有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
19, 18
12, 13
–
–
7, 8
–
3, 4
描述
版权所有，开车到0
DDR3T_SDRAM6,
DDR3C_SDRAM7
DDR2T_SDRAM4,
DDR2C_SDRAM5
版权所有，开车到0
版权所有，开车到0
DDR1T_SDRAM2,
DDR1C_SDRAM3
版权所有，开车到0
DDR0T_SDRAM0,
DDR0C_SDRAM1
默认
1
1
1
1
1
1
1
1
字节6 ：输出有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
针＃
–
–
–
1
描述
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
FBOUT
默认
0
0
0
1
1
1
1
1
比特3月27日， 26 DDR5T_SDRAM10 ，
DDR5C_SDRAM11
第2位
–
版权所有，开车到0
1位23 ， 22 DDR4T_SDRAM8 ，
DDR4C_SDRAM9
位0
–
版权所有，开车到0
文件编号： 38-07256牧师* C
第3 9
W256
最大额定值
电源电压对地电位..................- 0.5 + 7.0V
直流输入电压（除BUF_IN ） ............ -0.5V到V
DD
+0.5
存储温度.................................. -65 ° C至+ 150°C
静电放电电压............................................ >2000V
（每MIL -STD -883方法3015 ）
工作条件
[2]
参数
V
DD3.3
V
DD2.5
T
A
C
OUT
C
IN
电源电压
电源电压
工作温度（环境温度）
输出电容
输入电容
描述
分钟。
3.135
2.375
0
6
5
典型值。
马克斯。
3.465
2.625
70
单位
V
V
°C
pF
pF
电气特性
在整个工作范围
参数
V
IL
V
IH
I
IL
I
IH
I
OH
I
OL
V
OL
V
OH
I
DD
I
DD
I
DDS
V
OUT
V
OC
IN
DC
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出高电流
输出低电流
输出低电压
[3]
输出高电压
[3]
电源电流
[3]
（ DDR -only模式）
电源电流
（ DDR -only模式）
电源电流
输出电压摆幅
输出电压穿越
输入时钟的占空比
V
IN
= 0V
V
IN
= V
DD
V
DD
= 2.375V
V
OUT
= 1V
V
DD
= 2.375V
V
OUT
= 1.2V
I
OL
= 12 mA时， V
DD
= 2.375V
I
OH
= -12毫安，V
DD
= 2.375V
空载输出， 133 MHz的
加载输出， 133 MHz的
PWR_DWN ＃ = 0
见测试迂曲（参照
图1）
0.7
(V
DD
/2)
–0.1
48
V
DD
/2
1.7
400
500
100
V
DD
+ 0.6
(V
DD
/2)
+0.1
52
–18
26
–32
35
0.6
测试条件
对于除SMBus的所有引脚
2.0
50
50
分钟。
典型值。
马克斯。
0.8
单位
V
V
A
A
mA
mA
V
V
mA
mA
A
V
V
%
注意事项：
2.多个耗材：在任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.参数是通过设计和特性保证。不是100 ％生产测试。
文件编号： 38-07256牧师* C
第4页第9
W256
开关特性
[4]
参数
–
–
t
3
t
4
t
3d
t
4d
t
5
t
6
t
7
t
8
税
名字
工作频率
周期
[4,5]
= t
2
÷
t
1
测量1.4V为3.3V输出
测量VDD / 2为2.5V输出。
测量0.4V和2.4V之间
测量2.4V和0.4V之间
测得在20％至80％的
输出（参考
图1）
测得在20％至80％的
输出（参考
图1）
所有输出同样装
所有输出同样装
5
5
测试条件
分钟。
66
IN
DC
–5%
1.0
1.0
0.5
0.5
典型值。
马克斯。
180
IN
DC
+5%
2.50
2.50
1.50
1.50
100
150
10
10
单位
兆赫
%
V / ns的
V / ns的
V / ns的
V / ns的
ps
ps
ns
ns
SDRAM上升沿率
[4]
SDRAM下降沿率
[4]
DDR上升沿率
[4]
DDR下降沿率
[4]
输出到输出偏斜
[4]
输出t4o输出歪斜
SDRAM
[2]
SDRAM缓冲LLProp 。
延迟
[4]
SDRAM缓冲区HH支柱。延迟
[4]
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
开关波形
占空比时序
t
1
t
2
所有输出上升/下降时间
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
产量
输出输出扭曲
产量
产量
t
5
注意事项：
4.与负载输出指定的所有参数。
输入时钟的5占空比为50％。上升沿和下降沿率大于1V / ns的。
文件编号： 38-07256牧师* C
第5 9
QQ：2880707522 复制
