W152
流传意识到 ，八个输出零延迟缓冲器
特点
传播感知 -designed与SSFTG工作
参考信号
每个两个银行的四路输出
配置选项减半，双或四重
基准频率参考
表1
确定
满足您的乘积的具体选项
需求
输出可三态
采用16引脚SOIC封装
超强度的输出驱动器可用（ -11 / -12版本）
联系工厂可用性的信息， 16针
TSSOP
输出到输出偏斜：银行间..................... 215 PS
输出到输出偏斜：在银行
（参照
图4）
.................................................. .100 PS
总时序预算影响： ........................................ 555 PS
马克斯。相位误差的变化： ....................................... ± 225 ps的
跟踪歪斜： ............................................... ........... ± 130 ps的
表1.配置选项
设备
W152-1/11
[1]
反馈信号
QA0 ：3或QB0 ： 3
QA0 ： 3
QB0 ： 3
QA0 ： 3
QB0 ： 3
QA0 ：3或QB0 ： 3
QA0 ： 3
REFx1
REFx1
REFx2
REFx2
REFx4
REFx2
QB0 ： 3
REFx1
REF/2
REFx1
REFx1
REFx2
REFx2
W152-2/12
[2]
W152-2/12
[2]
W152-3
W152-3
W152-4
关键的特定连接的阳离子
工作电压： ............................................... 3.3V ± 10％的
经营范围： ................... 15兆赫< F
OUTQA
< 140兆赫
周期到周期抖动（参见
图3）
.................... 225 PS
周期到周期抖动：频率范围
25 to140兆赫............................................... .......... 125 PS
注意事项：
1. W152-11具有较强的输出驱动器比W152-1 。
2. W152-12具有较强的输出驱动器比W152-2 。
框图
（存在于-3和-4只）
引脚配置
FBIN
REF
÷2
PLL
MUX
QA0
QA1
QA2
REF
QA0
QA1
VDD
GND
QB0
QB1
SEL1
QB0
QB1
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
FBIN
QA3
QA2
VDD
GND
QB3
QB2
SEL0
SEL0
QA3
÷2
SEL1
（存在于-2 ，-12，和-3只）
QB2
QB3
传播Aware是赛普拉斯半导体公司的商标。
赛普拉斯半导体公司
文件编号： 38-07148修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订零二年十二月一十四日
W152
引脚德网络nitions
引脚名称
REF
FBIN
PIN号
1
16
针
TYPE
I
I
引脚说明
参考输入：
输出信号QA0 ： 3通过QB0 ： 3将被同步到
这个信号，除非设备被编程以绕过锁相环。
反馈输入：
当设置为0，延迟缓冲模式下，此输入必须是
通过输出中的一个馈（ ：3或QB0 ： QA0 3）以确保适当的功能性。如果跟踪
之间FBIN和输出引脚被用于反馈是在长度上等于所述
输出与信号目的地之间的迹线，则在接收到的信号
目的地将被同步到REF信号输入。
从银行A的输出：
通过这些引脚提供的信号的频率被阻止 -
由连接到FBIN的反馈信号，并将该特定W152选项之中开采
使用。看
表2中。
从B银行的输出：
通过这些引脚提供的信号的频率被阻止 -
由连接到FBIN的反馈信号，并将该特定W152选项之中开采
使用。看
表2中。
电源连接：
连接到3.3V 。使用铁氧体磁珠，以帮助减少噪音
最佳的抖动性能。
接地连接：
将所有的理由共同系统地平面。
功能选择输入：
绑到V
DD
（HIGH， 1）或GND （LOW， 0 ），为每个所希望的
表2中。
QA0 ： 3
2, 3, 14, 15
O
QB0 ： 3
6, 7, 10, 11
O
VDD
GND
SEL0 ： 1
4, 13
5, 12
9, 8
P
G
I
概观
在W152的产品是八输出零延迟缓冲器。一
锁相环（PLL），用于将取一个随时间变化的信号
并提供8份相同的信号输出。外部
反馈到PLL提供输出的相位与为参考
ENCE投入。
在一些选项存在内部分隔允许用户获得
一个简单的多参考输入（ / 2， ×2 ， ×4） ，对细节
SEE
表1中。
因为输出被分成两个
银行，它能够提供这些mul-的一些组合
tiples同时。
功能说明
逻辑输入端提供的用户关闭一个或两个的能力
时钟的银行在不使用时，如上述
表2中。
解散
abling未使用的输出，银行将减少抖动和功耗
耗，并且还可以减少EMI量gener-
由W152 ated 。
这些相同的输入允许用户绕过锁相环完全
如果需要的话。当这样做时，该设备不再充当
零延迟缓冲器，它简单地回复到一个标准的8 -输出
时钟驱动器。
在W152 PLL进入自动省电模式，当有
都在REF输入没有上升沿。在这种模式下，所有的输出
为三态并且PLL被关断。
表2.输入逻辑
SEL1
0
0
1
1
SEL0
0
1
0
1
QA0 ： 3
活跃
活跃
活跃
QB0 ： 3
三态
活跃
活跃
PLL
关闭
活跃，已用
关机，
绕过
活跃，已用
意识到传播
许多系统现在正在设计利用一种叫做技术
扩展频谱频率时序发生。赛普拉斯
一直SSFTG发展的先驱之一，我们DE-
签署本产品，以免过滤掉扩频
参考输入的功能，假设它的存在。当一个
零延迟缓冲器的目的不是要通过SS功能
通过，其结果是一个显著量跟踪歪斜的
这可能会导致在需要系统的问题的同步
化。
有关扩频时钟技术的详细信息，
请参阅赛普拉斯应用笔记题为“ EMI Suppres-
与扩频频率定时锡安技术
发电机（ SSFTG ）芯片。 “
三态三态
文件编号： 38-07148修订版**
第2页8
W152
1
2
3
在REF
QA0
QA1
动力
在FB
QA3
QA2
动力
地
QB3
QB2
SEL0
16
15
14
13
12
11
10
9
见注3
VDD
0.1
F
10
F
铁素体
珠子
3.3V
供应
VDD
0.1
F
4
5
地
6
7
VDD和GND （对于所需的操作模式）
8
QB0
QB1
SEL1
VDD和GND （对于所需的操作莫
图1.原理图
[4]
注意：
3.脚16需要被连接到从任一存储体A或组B的输出中的一个，它不应该被连接到两个。引脚2和10都在这里，如图
例子。无输出的应被视为优选的反馈路径。
如何实现零延迟
通常，零延迟缓冲器（ ZDBs ）的使用，因为一去
签名者想要提供的时钟信号的多个副本中
彼此同相。背后ZDBs的整个概念是，
在目的地芯片的信号都变为高电平的
同时输入到ZDB 。为了实现这一点，
布局必须补偿ZDB和之间的走线长度
的目标设备。的补偿方法进行说明
下文。
外部反馈是，允许该补偿的特点。
在ZDB锁相环将导致反馈信号是在
相位与基准信号。当铺设了板，
匹配被用于输出之间的走线长度
反馈和FBIN输入到PLL。
如果期望以添加一个小的延迟，或稍先于
输入信号，这也可能受到影响或者使
跟踪到FBIN引脚短一点或比长一点
走线的设备提供时钟。
其他一些设备。这种实现可以适用于任何
设备专用集成电路（ASIC ，多输出时钟缓冲器/驱动器等），其是
投入的反馈路径。
指
图2中，
如果ASIC /缓冲器的痕迹
和时钟信号（多个） （ A）的目标的长度相等
到缓冲器和FBIN端子，所述信号之间的迹
在目的地的设备将在同一驱动为高电平
时间提供给ZDB参考时钟变为高电平。
同步ZDB的其它输出到输出形式
中，ASIC /缓冲器是更复杂但如任何传播
延迟的ASIC /缓冲器必须考虑。
参考
信号
反馈
输入
零
延迟
卜FF器
ASIC /
卜FF器
A
插入在反馈路径中其它设备
另一个不错的功能可由于外部反馈
同步信号，将其从信号到来的能力
图2： 6输出缓冲器的反馈路径
文件编号： 38-07148修订版**
第3页8
W152
绝对最大额定值
[3]
应力大于本表所列可能导致人员
永久性损坏设备。这些代表一个压力等级
只。该器件在这些或任何其他条件的操作
.
上面这个特定的操作区域的特定网络版Fi的
阳离子是不是暗示。延长近郊最大的条件
消耗臭氧层物质会影响其可靠性。
等级
-0.5到+7.0
-65到+150
0至+70
-55到+125
0.5
单位
V
°C
°C
°C
W
参数
V
DD
, V
IN
T
英镑
T
A
T
B
P
D
描述
任一引脚电压相对于GND
储存温度
工作温度
在偏置环境温度
功耗
DC电气特性
:
T
A
= 0℃至70℃ ，V
DD
= 3.3V ±10%
参数
I
DD
V
IL
V
IH
V
OL
V
OH
I
IL
I
IH
描述
电源电流
输入低电压
输入高电压
输出低电压
输出高电压
输入低电平电流
输入高电流
I
OL
= 12 MA（ -11 ， -12 ）
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OH
= 12 MA（ -11 ， -12 ）
I
OH
= 8毫安（ -1，-2 ，-3，-4 ）
V
IN
= 0V
V
IN
= V
DD
2.4
50
50
2.0
0.4
测试条件
卸载， 100兆赫
分钟。
典型值。
马克斯。
40
0.8
单位
mA
V
V
V
V
A
A
AC电气特性：
T
A
= 0 ° C至+ 70 ° C，V
DD
= 3.3V ±10%
参数
f
IN
f
OUT
t
R
t
F
t
ICLKR
t
ICLKF
t
PD
t
SK
t
D
t
LOCK
t
JC
描述
输入频率
输出频率
输出上升时间（ -1，-2 ，-3，-4 ）
输出上升时间（ -11 ， -12 ）
输出下降时间（ -1，-2 ，-3，-4 ）
输出上升时间（ -11 ， -12 ）
输入时钟上升时间
[5]
输入时钟下降时间
[5]
FBIN到REF倾斜
[6, 7]
输出到输出偏斜
占空比
PLL锁定时间
抖动，周期到周期
同样装所有输出
[11]
15 pF负载
[8, 9]
电力供应稳定
注10
45
50
测试条件
注4
15 pF负载
[9]
0.8V至0.8V ， 15 - pF负载
0.8V至0.8V ， 15 - pF负载
2.0V至0.8V ， 15 - pF负载
2.0V至0.8V ， 20 - pF负载
2
分钟。
15
15
2
典型值。
马克斯。
140
140
2.5
1.5
2.5
1.5
4.5
4.5
350
215
55
1.0
225
单位
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ps
ps
%
ms
ps
注意事项：
3.
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
4.输入频率由输出频率范围，并输入到输出频率倍增因子的限制（这是由电路结构决定） 。看
表1中。
5.输入较长的上升和下降时间会降低偏移和抖动性能。
6.所有的AC规格测量50
传输线。
7.倾斜测量V
DD
/ 2的上升沿。
8.占空比测量V
DD
/2.
9.对于更高的驱动-11和-12时，负载为20 pF的。
10.对于频率高于25MHz的CY - CY = 125 ps的。
11.测量所有输出。在同组的输出之间的最大偏差为100 ps的。
文件编号： 38-07148修订版**
第4页8
W152
W152 -01周期 - 周期抖动@ 15 pF的
1000
900
800
700
600
500
400
300
200
100
0
0
20
40
60
80
100
120
140
160
在兆赫频率
99年7月21日W152 -A1
ps
图3.循环周期抖动为15 pF的
W152 -01 PIN的PIN SKEW @ 15 pF的
300
200
100
ps
0
A1
-100
-200
输出＃
PIN A1 = REF
O7 / 99分之21 A3
A2
A3
A4
B1
B2
B3
B4
图4.引脚到引脚歪斜在15 pF的
订购信息
订购代码
W152
选项
-1, -11, -2, -12,
-3, -4
G
X
包
名字
套餐类型
16引脚SOIC （ 150万）
16引脚TSSOP （4.4 MM）
文件编号： 38-07148修订版**
第5页8
QQ：2880707522 复制
