【W137BX笔记本系统频率合成器特点采用Cypress的传播最大化EMI抑制频谱技术两份CPU输出六】,IC型号W137,W137 PDF资料,W137经销商,ic,电子元器件-51电子网

W137

BX笔记本系统频率合成器

特点

采用Cypress的传播最大化EMI抑制

频谱技术

两份CPU输出

六份PCI输出（同步瓦特/ CPU输出）

一个48 MHz的输出支持USB

一个可选的24 / 48 - MHz的输出

的14.318 MHz的输入参考两个缓冲副本

信号

支持100 - MHz或66 MHz的CPU操作

电源管理控制输入引脚

采用28引脚SSOP （ 209密耳）

SS的功能可以被禁用

见W40S11-02 2 SDRAM DIMM支持

PCI_F ， PCI1 ： 5输出到输出偏斜： ........................ 500 PS

PCI_F ， PCI1 ： 5周期循环抖动： ............................ 250 PS

CPU与PCI输出偏斜： ............... 1.5-4.0纳秒（ CPU信息）

输出占空比： .............................................. ...... 55分之45 ％

PCI_F ， PCI边沿速率： ............................................ .. >1 V / ns的

CPU_STOP ＃， OE ，散布＃， SEL48 ＃， PCI_STOP ＃，

PWR_DWN ＃都有一个250 kΩ的上拉电阻。

表1.引脚可选频率

SEL100/66#

0/1

中央处理器

高阻

66.6兆赫

100兆赫

PCI

高阻

33.3

流传％

不在乎

SEE

表2

SEE

表2

关键的特定连接的阳离子

电源电压： ....................................... V

DDQ3

= 3.3V±5%

DDQ2

= 2.5V±5%

CPU0 ： 1输出到输出偏斜： ................................ 175 PS

CPU0 ： 1周期到周期抖动： ..................................... 200 PS

表2.扩频功能

SPREAD ＃

价差简介

-0.5 ％（向下蔓延）

0 ％（传播禁用）

框图

CPU_STOP ＃

引脚配置

REF0 ： 1

XTAL

OSC

停止

时钟

逻辑

CPU0 ： 3

SPREAD ＃

SEL0

SEL1

SEL133/100#

÷2

CPUdiv2_0 ： 1

PLL 1

÷2/÷1.5

停止

时钟

逻辑

3V66_0:3

GND

PCI_F

PCI1

PCI2

GND

VDDQ3

PCI3

PCI4

PCI5

VDDQ3

48MHz

24/48MHz/OE

VDDQ3

REF0/SEL48#

REF1/SPREAD#

VDDQ2

CPU0

CPU1

GND

PCI_STOP ＃

VDDQ3

CPU_STOP ＃

PWR_DWN ＃

SEL100/66#

GND

PCI_F

停止

时钟

逻辑

PCI1 ： 7

PWRDWN ＃

PCI_STOP ＃

÷2

动力

下

逻辑

÷2

IOAPIC0 ： 2

三态

逻辑

PLL2

48MHz

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

1999年10月12日，修订版。 **

W137

引脚德网络nitions

引脚名称

CPU0 ： 1

针

号

24, 23

针

TYPE

引脚说明

CPU时钟输出0和1 ：

这两个CPU时钟输出通过控制

CPU_STOP ＃控制引脚。输出电压摆幅由施加电压来控制

VDDQ2 。频率为每个选择

表1中。

PCI总线的时钟输出1到5 ：

这五个PCI时钟输出被控制

由PCI_STOP ＃控制引脚。输出电压摆幅由电压控制的应用

到VDDQ3 。频率为每个选择

表1中。

固定PCI时钟输出：

不像PCI1 ： 5的输出，该输出不被控制的

PCI_STOP ＃控制引脚;它不能由PCI_STOP ＃被拉低。输出电压

摆动，通过施加给VDDQ3电压控制。频率为每个选择

表1中。

CPU_STOP ＃输入：

当拉为低电平，时钟输出CPU0 ：1的停止LOW

完成一个完整的时钟周期（ 2-3个CPU时钟延迟）之后。当拉高，

时钟输出CPU0 ： 1启动一个完整的时钟周期（ 2-3个CPU时钟延迟）。

PCI_STOP ＃输入：

该PCI_STOP ＃输入使PCI1 ： 5输出高电平时，

并使它们保持在逻辑0时低。的PCI_STOP ＃信号被锁存

上PCI_F的上升沿。其效果发生在下一PCI_F时钟周期处。

I / O双功能REF0和SEL48 ＃引脚：

上电时，对SEL48 ＃的状态

锁存。状态由任一个10K的电阻到GND或V设置

。一个10K的电阻

接地使销14 ，以提供一个48 - MHz时钟。如果引脚绑到V

， 14针

将提供24 MHz的时钟。经过2毫秒，该引脚变为高驱动输出

生产的14.318 MHz的副本。

I / O双功能REF1和蔓延＃引脚：

上电时，状态

SPREAD ＃被锁定。状态由任一个10K的电阻到GND或V设置

. A

10K的电阻到GND使扩频功能。如果引脚绑到V

扩频禁用。经过2毫秒，该引脚变为高驱动输出

生产的14.318 MHz的副本。

I / O双功能的24 MHz或48 MHz输出和输出使能输入：

上

电时，销14的状态被锁存。状态由任一个10K的电阻来设置

GND或V

。一个10K的电阻到GND锁存器OE低，所有输出三

说。如果引脚绑到V

， OE是锁定高，所有输出都有效。

经过2毫秒，该引脚变为输出，其频率由引脚27的状态设置

上电。

48 - MHz的输出：

固定的48 - MHz的USB输出。输出电压摆幅由控制

电压施加到VDDQ3 。

频率选择输入：

如图所示选择开机默认的CPU时钟频率

表1中。

晶体连接或外部基准频率输入：

该引脚既可以

作为一个晶体或参考信号的连接。

水晶连接：

外部14.318 MHz的晶振输入连接。如果

使用外部基准时，该引脚必须悬空。

掉电控制：

当此输入为低电平时，器件进入低功耗待机

条件。所有输出保持低电平。 CPU和PCI时钟输出低电平停止

完成一个完整的时钟周期（ 2-3个CPU时钟周期的延迟）之后。当把

高， CPU和PCI输出开始一个完整的时钟周期，在整个工作频率

（ 3毫秒的最大延迟）。

电源连接：

连接到3.3V 。

电源连接：

电源为CPU0 ： 1输出缓冲器。连接到2.5V 。

接地连接：

连接所有接地引脚到公共系统地平面。

PCI1 ： 5

5, 6, 9, 10,

PCI_F

CPU_STOP ＃

PCI_STOP ＃

REF0/SEL48#

I / O

REF1/SPREAD#

I / O

24/48MHz/OE

I / O

48MHz

SEL100/66#

PWR_DWN ＃

VDDQ3

VDDQ2

GND

8, 12, 19, 28

1, 7, 15, 21,

W137

概观

在W137的开发是为了满足英特尔移动式时钟

规格为BX芯片组，其中包括超级I / O和USB

支持。该W40S11-02是英特尔定义的同伴组成部分

用于驱动2 SDRAM DIMM模块。请看到

数据表中的附加信息。

赛普拉斯专有的扩展频谱频率合成

技术是在CPU和PCI输出的功能。当单片机进入

禁止时，该功能减少了而不是峰值EMI测量

唯一的输出信号及其谐波也是，但任何

其他的时钟信号被正确地同步到它们。

在-0.5 ％调制方式相匹配的定义为可接受

能够在英特尔的时钟规范。

图2

表现为捆扎电阻2建议的方法

连接。

一旦W137电时，所述第一2毫秒的操作是用于

输入逻辑的选择。在此期间，输出缓冲器是

三态，让每个升的输出电阻捆扎机/ O

销拉销及其关联容性时钟负载

无论是逻辑高或逻辑低状态。在的2毫秒的端

期间，建立逻辑0或各升1条件/ O引脚

然后锁存。接着，输出缓冲器被使能，其中CON组

绿党两个L / O引脚到工作时钟输出。在2毫秒定时器

开始当V

达到2.0V 。该输入锁存器只能

通过旋转V重置

关闭，然后重新打开。

但是应当指出的是，捆扎电阻没有显Fi的

在时钟输出信号完整性着影响。该驱动器阻抗

时钟输出的ANCE是<40Ω （标称），它是最小

受10 kΩ的带接地或V

。如用SE-

里斯端接电阻，输出电阻捆扎应

放在尽量靠近L / O引脚尽可能以保持

互连走线短。从电阻到跟踪

地面或V

应保持小于2英寸长至

防止输入逻辑采样时系统噪声耦合。

当该时钟输出被使能之后2毫秒的输入

期间，目标（正常）输出频率被传假设

即V

已趋于稳定。如果V

还没有达到满值，

输出频率最初可能低于目标，但会增加

到V一旦目标

电压稳定。在这两种情况下，一个

短输出时钟周期可以由CPU时钟产生

输出时，输出被激活。

打包输出电阻

10 k

（ LOAD选项1 ）

W137

产量

卜FF器

POWER- ON

RESET

定时器

输出三态

HOLD

产量

低

功能说明

I / O引脚工作

销14 ， 26和27是两用升/ O引脚。上电时

这些引脚作为逻辑输入，使测定

分配的设备功能。上电后短的时间内，

每个引脚的逻辑状态被锁存，引脚，则成为

时钟输出。此功能通过的COM减少了器件的引脚数

比南时钟输出与输入选择引脚。

外部10 - kΩ的“打包”电阻之间的连接

每个L / O引脚与地或V

。连接到地设置一个

锁存器为“0” ，连接到V

设置一个锁存器为“1” 。

图1

和

系列终端电阻

时钟负载

10 k

（ LOAD选项0 ）

数据

LATCH

通过负载电阻选项图1.输入逻辑选择

跳线设置

10 k

W137

产量

卜FF器

POWER- ON

RESET

定时器

输出三态

HOLD

产量

低

打包输出电阻

系列终端电阻

时钟负载

数据

LATCH

通过跳线选图2.输入逻辑选择

W137

扩频时钟

该设备产生被频率调制的时钟

命令，以增加它占用的带宽。通过增加

基波及其谐波，上午的带宽

辐射电磁辐射的plitudes是重

缩小一次。这种效果是在描绘

网络连接gure 3 。

如图

图3中，

的调制时钟的高次谐波具有

振幅明显低于未调制的信号。该

降低幅度取决于谐波数

和频率偏差或扩散。该方程为

减少是

分贝= 6.5 + 9 *日志

（P）+ 9 *日志

(F)

哪里

是偏差的比例和

是频率

在兆赫其中，该衰减测量。

输出时钟被调制，在所示的波形

图4中。

该波形，如在讨论“扩频

时钟发生器为减少辐射排放“由

布什，费斯勒和哈丁产生最大限度的降低

在辐射电磁辐射的幅度。该

选择偏离该芯片是选定频-0.5 ％

昆西。

图4

详细介绍了赛普拉斯的扩频模式。

赛普拉斯确实提供选择更多的蔓延和更大的EMI

减少。请联系您当地的销售代表了解详情

在这些设备上。

扩频时钟被激活，或通过停用

I / O引脚＃ 26 。

降低EMI

传播

SPECTRUM

启用

不

传播

SPECTRUM

图3.时钟谐波带和不带SSCG调制的频域表示

最大

频率

10%

20%

30%

40%

50%

60%

70%

80%

90%

100%

10%

20%

30%

40%

50%

60%

70%

80%

90%

民

图4.典型的调制方式

100%

W137

绝对最大额定值

应力大于本表所列可能导致人员

永久性损坏设备。这些代表一个压力等级

只。该器件在这些或任何其他条件的操作

上面这个特定的操作区域的特定网络版Fi的

阳离子是不是暗示。延长近郊最大的条件

消耗臭氧层物质会影响其可靠性。

等级

-0.5到+7.0

-65到+150

0至+70

-55到+125

2 （分钟）

单位

°C

参数

, V

英镑

ESD

PROT

描述

任一引脚电压相对于GND

储存温度

工作温度

在偏置环境温度

输入ESD保护

直流电气特性：

= 0 ° C至+ 70°C ; V

DDQ3

= 3.3V±5%; V

DDQ2

= 2.5V ±5％ ; CPU0 ： 1 = 66.6 / 100 MHz的

参数

电源电流

DD3PD

DD3

DD2

DD2PD

在掉电模式3.3V电源电流

3.3V电源电流

2.5V电源电流

在掉电模式2.5V电源电流

输入低电压

输入高电压

输入低电平电流

[2]

描述

测试条件

PWR_DWN ＃ = 0

输出负载

[1]

输出负载

[1]

分钟。

典型值。

0.2 A

马克斯。

100

0.8

+ 0.3

–25

–5

单位

PWR_DWN ＃ = 0

GND - 0.3

2.0

逻辑输入

输入高电流

[2]

输入低电平电流（ SEL100 / 66 ＃）

输入高电流（ SEL100 / 66 ＃）

输出低电压

输出高电压

低输出电流：

PCI_F ， PCI1 ：5，

REF0 ： 1

CPU0 ： 1

PCI_F ， PCI1 ： 5

REF0 ： 1

= 1毫安

= -1毫安

= 1.25V

= 1.5V

= 1.25V

= 1.5V

VDDQ3 = 3.3V

X2引脚悬空

3.1

2.2

120

110

120

110

1.65

时钟输出

180

140

180

140

输出高电流

CPU0 ： 1

PCI_F ， PCI1 ： 5

REF0 ： 1

晶体振荡器

负载

IN,X1

X1输入阈值电压

[3]

负载电容，所看到的外部晶振

[4]

X1输入电容

[5]

注意事项：

1.所有时钟输出满载20 pF的电容6" 60Ω传输线。

2. CPU_STOP ＃， PCI_STOP ＃， PWR_DWN ＃，散布＃和SEL48 ＃逻辑输入具有内部上拉电阻（未CMOS电平）。

3. X1输入阈值电压（典型值）为V

/2.

4. W137包含引脚X1和地面，另一脚X2和地面之间的内部晶体负载电容。总负载放置在水晶

14 pF的;这包括短PCB走线水晶典型的寄生电容。

与外部时钟源驱动时， X1 （X2悬空） 5 X1输入电容适用。

W137

FTG移动440BX &全美达的Crusoe CPU

特点

采用Cypress的传播最大化EMI抑制

频谱技术

两份CPU输出

六份PCI输出（同步瓦特/ CPU输出）

一个48 MHz的输出支持USB

一个可选的48分之24 MHz的输出

的14.318 MHz的输入参考两个缓冲副本

信号

支持100 MHz或66 MHz的CPU操作

电源管理控制输入引脚

采用28引脚SSOP （ 209密耳）和28引脚TSSO

（ 173密耳）

SS的功能可以被禁用

见W40S11-02 2 SDRAM DIMM支持

CPU0 ： 1周期到周期抖动： ..................................... 200 PS

PCI_F ， PCI1 ： 5输出到输出偏斜： ....................... 500 PS

PCI_F ， PCI1 ： 5周期循环抖动： .......................... 250 PS

CPU与PCI输出偏斜： ................ 1.5-4.0纳秒（ CPU信息）

输出占空比： .............................................. ....... 55分之45 ％

PCI_F ， PCI边沿速率： ............................................ .. >1 V / ns的

CPU_STOP ＃， OE ，散布＃， SEL48 ＃， PCI_STOP ＃，

PWR_DWN ＃都具有一个250千瓦的上拉电阻。

表1.引脚可选频率

SEL100/66#

0/1

中央处理器

高阻

66.6兆赫

100兆赫

PCI

高阻

33.3

流传％

不在乎

SEE

表2

SEE

表2

关键的特定连接的阳离子

电源电压： ........................................ V

DDQ3

= 3.3V±5%

DDQ2

= 2.5V±5%

CPU0 ： 1输出到输出偏斜： ................................. 175 PS

表2.扩频功能

SPREAD ＃

价差简介

-0.5 ％（向下蔓延）

0 ％（传播禁用）

框图

锚定帧的

<adjust大小

每requirement>

引脚配置

1.0版， 2006年11月24日

2200 LAURELWOOD路，圣克拉拉， CA 95054

联系电话：（ 408 ） 855-0555

传真：（ 408 ） 855-0550

第1页8

www.SpectraLinear.com

W137

引脚德网络nitions

引脚名称

CPU0 ： 1

PIN号

24, 23

针

TYPE

引脚说明

CPU时钟输出0和1这两个CPU时钟输出通过控制

CPU_STOP ＃控制引脚。输出电压摆幅由施加电压来控制

VDDQ2 。频率为每个选择

表1中。

PCI总线的时钟输出1到5这五个PCI时钟输出被控制

在PCI_STOP ＃控制引脚。输出电压摆幅由施加电压来控制

VDDQ3 。频率为每个选择

表1中。

固定PCI时钟输出。不像PCI1 ： 5的输出，该输出不被控制的

PCI_STOP ＃控制引脚;它不能由PCI_STOP ＃被拉低。输出电压

摆动，通过施加给VDDQ3电压控制。频率为每个选择

表1中。

CPU_STOP ＃输入。当拉为低电平，时钟输出CPU0 ：1的停止LOW

完成一个完整的时钟周期（ 2-3个CPU时钟延迟）之后。当拉高，

时钟输出CPU0 ： 1启动一个完整的时钟周期（ 2-3个CPU时钟延迟）。

PCI_STOP ＃输入。该PCI_STOP ＃输入使PCI1 ： 5输出高电平时，

并使它们保持在逻辑0时低。的PCI_STOP ＃信号被锁存

上PCI_F的上升沿。其效果发生在下一PCI_F时钟周期处。

I / O双功能REF0和SEL48 ＃引脚。上电时，对SEL48 ＃的状态

锁存。状态由任一个10K的电阻到GND或V设置

。一个10K的电阻

接地使销14 ，以提供一个48 - MHz时钟。如果引脚绑到V

， 14针

将提供24 MHz的时钟。经过2毫秒，该引脚变为高驱动输出

生产的14.318 MHz的副本。

I / O双功能REF1和蔓延＃引脚。传播＃上电后，国家

被锁定。状态由任一个10K的电阻到GND或V设置

。一个10K的电阻

接到GND可扩展频谱功能。如果引脚绑到V

，传播

频谱被禁用。经过2毫秒，引脚成为产生高驱动输出

的14.318 MHz的副本。

I / O

双重功能的24 MHz或48 MHz输出和输出使能输入。上

电时，销14的状态被锁存。状态由任一个10K的电阻来设置

GND或V

。一个10K的电阻到GND锁存器OE低，所有输出三态。

如果引脚绑到V

， OE是锁定高，所有输出都有效。经过2

毫秒，该引脚变为输出，其频率由引脚27上的状态设置

电。

48 MHz输出。固定的48 MHz的USB输出。输出电压摆幅由控制

电压施加到VDDQ3 。

频率选择输入。如图所示选择开机默认的CPU时钟频率

表1中。

晶体连接或外部基准频率输入。该引脚可以是

作为连接于晶体或参考信号的连接。

晶体连接。外部14.318 MHz晶振输入连接。如果使用

外部基准电压源，该引脚必须悬空。

掉电控制。当此输入为低电平时，器件进入低功耗待机

条件。所有输出保持低电平。 CPU和PCI时钟输出低电平停止

完成一个完整的时钟周期（ 2-3个CPU时钟周期的延迟）之后。当把

高， CPU和PCI输出开始一个完整的时钟周期，在整个工作频率

（ 3毫秒的最大延迟）。

电源连接。连接到3.3V 。

电源连接。电源为CPU0 ： 1输出缓冲器。连接到2.5V 。

接地连接。连接所有接地引脚到公共系统地平面。

PCI1 ： 5

5, 6, 9, 10, 11

PCI_F

CPU_STOP ＃

PCI_STOP ＃

REF0/SEL48#

I / O

REF1/SPREAD#

I / O

24/48MHz/OE

I / O

48MHz

SEL100/66#

PWR_DWN ＃

VDDQ3

VDDQ2

GND

8, 12, 19, 28

1, 7, 15, 21, 22

1.0版， 2006年11月24日

第2页8

W137

概观

在W137的开发是为了满足英特尔

手机时钟

规格为BX芯片组，其中包括超级I / O和USB

支持。该W40S11-02是英特尔定义的同伴组成部分

用于驱动2 SDRAM DIMM模块。请看到

数据表中的附加信息。

赛普拉斯专有的扩展频谱频率合成

技术是在CPU和PCI输出的功能。当

启用此功能降低的峰值EMI测量

不仅在输出信号及其高次谐波也的，但任何

其他的时钟信号被正确地同步到它们。

在-0.5 ％调制方式相匹配的定义为

接受英特尔的时钟规范。

一旦W137电时，用于所述第一2毫秒的操作

输入逻辑的选择。在此期间，输出缓冲器是

三态，让每个L / O引脚的输出电阻捆扎机

拉销及其关联容性负载时钟要么

逻辑高或逻辑低状态。在2毫秒周期的结束，

每个L / O引脚的逻辑建立的0或1状态是那么

锁存。接着，输出缓冲器被启用，它转换

无论L / O引脚到工作时钟输出。 2毫秒的计时器

开始时， V

达到2.0V 。输入锁存只能是

通过将V重置

关闭，然后重新打开。

但是应当指出的是，捆扎电阻没有显

在时钟输出信号完整性着性的效果。该驱动器

时钟输出的阻抗为<40 （标称），其是

影响最小的10 -K带接地或V

。如同

串联端接电阻，输出电阻捆扎机

应尽可能靠近L / O引脚尽可能以

保持互连走线短。从跟踪

电阻连接到地或V

应保持小于2英寸

在长度，以防止输入逻辑系统中的噪声耦合

取样。

当该时钟输出被使能之后2毫秒的输入

期间，目标（正常）输出频率被传假设

即V

已趋于稳定。如果V

还没有达到满值，

输出频率最初可能低于目标，但会增加

到V一旦目标

电压稳定。在这两种情况下，一个

短输出时钟周期可以由CPU时钟产生

输出时，输出被激活。

功能说明

I / O引脚工作

销14 ， 26和27是两用升/ O引脚。上电时

这些引脚作为逻辑输入，使测定

分配的设备功能。上电后短的时间内，

每个引脚的逻辑状态被锁存，引脚，则成为

时钟输出。该功能减少了器件的引脚数

结合输入选择引脚时钟输出。

外部10 -K “打包”电阻之间的连接

每个L / O引脚与地或V

。连接到地设置一个

锁存器为“ 0 ”，连接到V

设置一个闩锁，以“1”。

图1

和

图2

表现为捆扎电阻2建议的方法

连接。

通过负载电阻选项图1.输入逻辑选择

通过跳线选图2.输入逻辑选择

1.0版， 2006年11月24日

第3页8

W137

扩频时钟

该设备产生被频率调制的时钟

命令，以增加它占用的带宽。通过增加

基波及其谐波，所述的带宽

辐射电磁辐射的振幅

减少。这种效果是在描绘

网络连接gure 3 。

如图

图3中，

的调制时钟的高次谐波具有

振幅明显低于未调制的信号。该

降低幅度取决于谐波数

和频率偏差或扩散。该方程为

减少是

分贝= 6.5 + 9 *日志

（P）+ 9 *日志

(F)

哪里

是偏差的比例和

是频率

在兆赫其中，该衰减测量。

输出时钟被调制，在所示的波形

图4中。

该波形，如在讨论“扩频

时钟发生器为减少辐射排放“由

布什，费斯勒和哈丁，产生最大限度的降低

在辐射电磁辐射的幅度。该

偏差选择用于该芯片是所选择的± 0.5％的

频率。

图4

详细介绍了赛普拉斯的扩频模式。

赛普拉斯确实提供选择更多的蔓延和更大的EMI

减少。请联系您当地的销售代表了解详情

在这些设备上。

扩频时钟被激活，或通过停用

I / O引脚＃ 26 。

图3.时钟谐波带和不带SSCG调制的频域表示

图4.典型的调制方式

1.0版， 2006年11月24日

第4页8

W137

绝对最大额定值

应力大于本表所列可能导致

永久损坏设备。这些代表的应力

参数

, V

英镑

ESD

PROT

描述

任一引脚电压相对于GND

储存温度

工作温度

在偏置环境温度

输入ESD保护

等级而已。该设备在这些或任何其他条件的操作

系统蒸发散高于在此经营的部分规定

规范是不是暗示。扩展最大条件

期间可能会影响其可靠性。

等级

-0.5到+7.0

-65到+150

0至+70

-55到+125

2 （分钟）

单位

°C

直流电气特性：

= 0 ° C至+ 70°C ; V

DDQ3

= 3.3V±5%; V

DDQ2

= 2.5V ±5％ ; CPU0 ： 1 = 66.6 / 100 MHz的

参数

电源电流

DD3PD

DD3

DD2

DD2PD

在掉电模式3.3V电源电流

3.3V电源电流

2.5V电源电流

在掉电模式2.5V电源电流

输入低电压

输入高电压

输入低电平电流

[2]

输入高电流

[2]

输入低电平电流（ SEL100 / 66 ＃）

输入高电流（ SEL100 / 66 ＃）

输出低电压

输出高电压

低输出电流：

PCI_F ， PCI1 ：5，

REF0 ： 1

CPU0 ： 1

PCI_F ， PCI1 ： 5

REF0 ： 1

输出高电流

CPU0 ： 1

PCI_F ， PCI1 ： 5

REF0 ： 1

晶体振荡器

负载

IN,X1

X1输入阈值电压

[3]

负载电容，所看到的外部晶振

[4]

X1输入电容

[5]

X2引脚悬空

DDQ3

= 3.3V

1.65

= 1毫安

= -1毫安

= 1.25V

= 1.5V

= 1.25V

= 1.5V

3.1

2.2

120

110

120

110

180

140

180

140

PWR_DWN ＃ = 0

输出负载

[1]

输出负载

[1]

PWR_DWN ＃ = 0

GND - 0.3

2.0

0.2 A

100

0.8

+ 0.3

–25

–5

描述

测试条件

分钟。

典型值。

马克斯。

单位

逻辑输入

时钟输出

注意事项：

1.所有时钟输出满载20 pF的电容6" 60传输线。

2. CPU_STOP ＃， PCI_STOP ＃， PWR_DWN ＃，散布＃和SEL48 ＃逻辑输入具有内部上拉电阻（未CMOS电平）。

3. X1输入阈值电压（典型值）为V

/2.

1.0版， 2006年11月24日

第5页8