此规范已经过时了
规范编号： 38-07216
规格名称： W132传播感知（ TM ） ，十/十一输出零
延迟缓冲器
Sunset所有者： RGL
N / A ：通过更换
1W132
W132
流传意识到 ，十/十一输出零延迟缓冲器
特点
传播感知 -designed与SSFTG为参考工作
ENCE信号
非常适合既100-和133 -MHz的设计
十（ -09B ）或十一（基硫代） LVCMOS / LVTTL输出
单输出使能引脚-10版，双销
-09器件允许关闭输出的一部分
放。
3.3V电源
板载25W阻尼电阻器
采用24引脚TSSOP封装
关键的特定连接的阳离子
工作电压： ............................................... 。 3.3V ± 10％的
经营范围： ........................ 25兆赫< F
OUT
< 140兆赫
周期到周期抖动： ........................................... ..... <150 PS
输出到输出偏斜： ............................................ <100 PS
相位误差抖动： .............................................. ....... <125 PS
框图
FBIN
CLK
销刀豆网络gurations
PLL
FBOUT
Q0
Q1
Q2
AGND
VDD
Q0
Q1
Q2
GND
GND
Q3
Q4
VDD
OE
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AVDD
VDD
Q9
Q8
GND
GND
Q7
Q6
Q5
VDD
FBIN
W132-10B
OE0 ： 4
Q3
OE
Q4
Q5
OE5 ： 8
Q6
Q7
Q8
Q9
使用这些模块依赖于特定的选项配置
AGND
VDD
Q0
Q1
Q2
GND
GND
Q3
Q4
VDD
OE0 ： 4
FBOUT
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AVDD
VDD
Q8
Q7
GND
GND
Q6
Q5
VDD
OE5 ： 8
FBIN
W132-09B
传播Aware是赛普拉斯半导体公司的商标。
赛普拉斯半导体公司
文件编号： 38-07216牧师OBS
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2004年12月2日
W132
引脚德网络nitions
针
名字
CLK
FBIN
PIN号
(-09B)
24
13
PIN号
(-10B)
24
13
针
TYPE
I
I
引脚说明
参考输入：
输出信号Q 0 ： 9将被同步到该信号。
反馈输入：
这个输入必须通过一个输出（通常FBOUT ）被馈送
为确保正常工作。如果FBIN和FBOUT之间的走线是相同的
长度的输出与信号目的地之间的迹线，则
在目的地接收的信号将被同步到CLK信号输入。
集成串联电阻输出：
的信号的频率和相位
通过这些引脚设置将等于参考信号是否正确地敷设。
每路输出都有一个25Ω串联阻尼电阻器集成在一起。
集成串联电阻的输出：
该信号的频率和相位
通过该引脚提供将等于参考信号是否正确地敷设。这
输出具有25Ω串联阻尼电阻器集成在一起。
反馈输出：
该输出具有25Ω串联电阻集成在芯片上。
通常，它是直接连接到所述FBIN输入用微量在长度上等于
输出Q0之间的迹线： 9和这些输出的目标点
信号。
模拟电源连接：
连接到3.3V 。使用铁氧体磁珠，以帮助减少
噪音以获得最佳的抖动性能。
模拟地连接：
连接到公用系统地平面。
电源连接：
连接到3.3V 。使用铁氧体磁珠，以帮助减少噪音
最佳的抖动性能。
接地连接：
连接到公用系统地平面。
输出使能输入：
绑到V
DD
（HIGH， 1）以进行正常操作。当带
到GND （ LOW ， 0 ）的所有输出将中止到低状态。
输出使能输入：
绑到V
DD
（HIGH， 1）以进行正常操作。当带
到GND （ LOW ， 0 ） Q0输出：4被禁止到低状态。
输出使能输入：
绑到V
DD
（HIGH， 1）以进行正常操作。当带
到GND （ LOW ， 0 ）输出Q5 ：8被禁止到低状态。
在DIMM 。在W132取信号在从母亲 -
有足够的驱动板和缓冲出时钟信号，以支持
港口所有的DIMM主板超频的需求。在W132还
为了满足新的PC133 SDRAM设计的需求，
经营133兆赫。
在W132是专为接受SSFTG信号
目前在主板设计用来降低EMI。
这不旨在通过此功能，零延迟缓冲器
通过可能会导致歪斜故障。
输出使能引脚允许输出关断时，他们
不被使用。这降低了EMI和功耗。
Q0:8
3, 4, 5, 8,
9, 16, 17,
20, 21
不适用
3, 4, 5, 8,
9, 15, 16,
17, 20
21
O
Q9
O
FBOUT
12
12
O
AVDD
AGND
VDD
GND
OE
OE0 ： 4
OE5 ： 8
23
1
2, 10, 15,
22
6, 7, 18,
19
不适用
11
14
23
1
2, 10, 14,
22
6, 7, 18,
19
11
不适用
不适用
P
G
P
G
I
I
I
概观
在W132是一个基于PLL的时钟驱动器，设计用于军民两用
直插式内存模块。时钟驱动器具有输出frequen-
高达133兆赫和输出的连锁商店至小于输出歪斜
250 ps的。在W132提供最小周期到周期和长
术语的抖动，这是显著重要性，以满足紧
输入 - 输入偏移预算DIMM应用。
当前一代的256和512兆字节的存储器
模块需要支持100 MHz的时钟速度。埃斯佩
是对于配置在16×4或8×8的格式卡，时钟
从主板上提供的信号通常是不强
足以满足存储器和逻辑的所有要求
文件编号： 38-07216牧师OBS
第2 6
W132
1
AGND
VDD
Q0
Q1
Q2
GND
GND
Q3
Q4
VDD
OE
FBOUT
GND
AVDD
VDD
Q9
Q8
GND
GND
Q7
Q6
Q5
VDD
FBIN
24
23
22
21
20
19
18
17
16
15
14
13
VDD
0.1F
2
3
4
5
6
7
8
9
0.1F
10F
VDD
FB
3.3V
0.1F
10F
FB
VDD
0.1F
10
11
12
0.1F
VDD
图1.原理图
意识到传播
许多系统现在正在设计利用一种叫做技术
扩展频谱频率时序发生。赛普拉斯
一直SSFTG发展的先驱之一，我们DE-
签署本产品，以免过滤掉扩频
参考输入的功能，假设它的存在。当一个零
延迟缓冲器的目的不是要通过SS配备了通过，
其结果是一个显著量跟踪歪斜的任何可能
导致需要同步的系统问题。
有关扩频时钟技术的详细信息，
请参阅赛普拉斯应用笔记题为“ EMI Suppres-
与扩频频率定时锡安技术
发电机（ SSFTG ）芯片。 “
如果期望以添加一个小的延迟，或稍先于
输入信号，这也可能受到影响或者使
跟踪到FBIN引脚短一点或比长一点
走线的设备提供时钟。
插入在反馈路径中其它设备
另一个不错的功能可由于外部反馈
同步信号，将其从信号到来的能力
其他一些设备。这种实现可以适用于任何
设备专用集成电路（ASIC ，多输出时钟缓冲器/驱动器等），其是
投入的反馈路径。
指
图2中，
如果ASIC /缓冲器的痕迹
和时钟信号（多个） （ A）的目标的长度相等
到缓冲器和FBIN端子，所述信号之间的迹
在目的地（多个）设备将被驱动为高，同时
提供给ZDB参考时钟变高。同步的
日进的ZDB的其它输出到输出端形成
， ASIC /缓冲器比较复杂但是任何DE-传播
奠定了在ASIC /缓冲器必须考虑。
参考
信号
反馈
输入
如何实现零延迟
通常，零延迟缓冲器（ ZDBs ）的使用，因为一去
签名者想要提供的时钟信号的多个副本中
彼此同相。背后ZDBs的整个概念是，
在目的地芯片的信号都变为高电平的
同时输入到ZDB 。为了实现这一点，
布局必须补偿ZDB和之间的走线长度
的目标设备。的补偿方法进行说明
下文。
外部反馈是，允许该补偿的特点。
在ZDB锁相环将导致反馈信号是在
相位与基准信号。当铺设了板，
匹配被用于输出之间的走线长度
反馈和FBIN输入到PLL。
零
延迟
卜FF器
ASIC /
卜FF器
A
图2： 6输出缓冲器的反馈路径
文件编号： 38-07216牧师OBS
第3页6
W132
绝对最大额定值
[1]
应力大于本表所列可能导致人员
永久性损坏设备。这些代表一个压力等级
只。该器件在这些或任何其他条件的操作
.
上面这个特定的操作区域的特定网络版Fi的
阳离子是不是暗示。延长近郊最大的条件
消耗臭氧层物质会影响其可靠性。
等级
-0.5到+7.0
-65到+150
0至+70
-55到+125
0.5
单位
V
C
C
C
W
参数
V
DD
, V
IN
T
英镑
T
A
T
B
P
D
描述
任一引脚电压相对于GND
储存温度
工作温度
在偏置环境温度
功耗
DC电气特性
:
T
A
= 0℃至70℃ ，V
DD
= 3.3V ±10%
参数
I
DD
V
IL
V
IH
V
OL
V
OH
I
IL
I
IH
描述
电源电流
输入低电压
输入高电压
输出低电压
输出高电压
输入低电平电流
输入高电流
I
OL
= 12毫安
I
OH
= -12毫安
V
IN
= 0V
V
IN
= V
DD
2.1
50
50
2.0
0.8
测试条件
卸载， 100兆赫
民
典型值
最大
200
0.8
单位
mA
V
V
V
V
A
A
AC电气特性：
T
A
= 0 ° C至+ 70 ° C，V
DD
= 3.3V ±10%
参数
f
OUT
t
R
t
F
t
ICLKR
t
ICLKF
t
PEJ
t
SK
t
D
t
LOCK
t
JC
描述
输出频率
输出上升时间
输出下降时间
输入时钟上升时间
[2]
输入时钟下降时间
[2]
CLK到FBIN倾斜变化
[3, 4]
输出到输出偏斜
占空比
PLL锁定时间
抖动，周期到周期
测量V
DD
/2
同样装所有输出
30 pF负载
电力供应稳定
350
100
43
0
0
50
测试条件
30 pF负载
[5]
0.8V至2.0V ， 30 - pF负载
2.0V至0.8V ， 30 - pF负载
民
25
典型值
最大
140
2.1
2.5
4.5
4.5
350
100
58
1.0
150
单位
兆赫
ns
ns
ns
ns
ps
ps
%
ms
ps
注意事项：
1.多个耗材：在任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
2.输入较长的上升和下降时间会降低偏移和抖动性能。
3.斜测量V
DD
/ 2的上升沿。
4.占空比测量V
DD
/2.
5.生产测试在133 MHz的运行。
订购信息
订购代码
W132
选项
-09B, -10B
套餐类型
X = 24引脚TSSOP
文件编号： 38-07216牧师OBS
第4 6
QQ：2881677436 复制
