P
RELIMINARY
R
ELEASE
请联系威盛科技的最新文档。
版权声明：
版权
1995年，威盛电子股份有限公司。台湾印制。一
LL
R
IGHTS
R
ESERVED
.
本文件的任何部分进行复制，传播，转录，存储在检索
系统，或翻译成任何语言，以任何形式或任何方式，电子，机械，
磁性，光学，化学，手册以及其它不VIA的事先书面许可，
技术公司。
该VT86C926仅可用于识别通过技术的产品。
所有商标均为其各自所有者的财产。
免责声明：
没有获发牌照，暗示或其他，在威盛的任何专利或专利权。
通过技术使得关于这个文件并没有任何担保，暗示或其他，
本文档中描述的产品。本文件所提供的信息被认为
要准确可靠，该文件的发布日期。不过，威盛电子
对本文档中的任何错误不承担任何责任。此外，威盛电子
对于此信息，此文件及任何使用或误用任何责任
可能因使用本文档的专利侵权。的信息和产品
本文档中的规格可能会随时更改，恕不另行通知，不
义务通知任何人改变。
办公室：
5020 Brandin苑
加州弗里蒙特，
94538
美国
联系电话：
传真：
(510) 683-3300
(510) 683-3301
8楼533号
中正路，新店市
台北，台湾的中华民国
联系电话：
传真：
(886-2) 218-5452
(886-2) 218-5453
经由T个
ECHNOLOGIES
, I
NC
.
VT86C926一
MAZON
PCI ê
THERNET
C
ONTROLLER
F
EATURES
*
*
*
*
P
RELIMINARY
VT86C926
*
*
*
*
*
*
*
*
*
*
*
*
单芯片以太网络控制器， PCI总线接口
软件兼容NE2000 + ， NE2000
支持35ns的存取时间SRAM
集成的10BaseT TP接口
- 内置预均衡电路发送器
- 智能静噪电路与可编程的阈值接收器
- 有选择的链路完整性测试和链路禁用
- 选择性极性检测和校正
- TP和AUI接口之间自动选择
完全符合IEEE 802.3 AUI接口
- 符合10BASE5和10Base2的标准
- 薄网或厚网的使能信号
跳线或跳线配置
- 与EEPROM Jumperl2ess配置
- 与EEPROM存储以太网地址跳线配置
直接驱动4个LED状态指示灯：发送，接收，碰撞，以及薄选择
- 发送LED数据包传输状态和电源指示灯
- 接收LED数据包接收状态和连接状态
- LED碰撞碰撞状态
- 超薄LED选择薄的10Base - 2端口选择
ISA的NE2000兼容模式，寄存器兼容的，以美国国家半导体DP83905 & DP83906
用速度高达20Mbps可选全双工操作
早期接收中断允许在接收数据的并行处理
初发送的纠错能力允许在传输过程中的数据的并行处理
支持16K ， 32K的Bootrom大小
支持PCI 32 - bit数据通路transfaer与增强的32位驱动程序
软件控制关机功能
+ 5V单电源，达到0.8um标准CMOS技术
100引脚PQFP封装
卜FF器
内存
BOOT
只读存储器
MA0-14
MD0-7
MA0 - MA14
MD0 - MD7
CON组fi guration
注册&
EEPROM控制
RCV 。数据
影以太网
地址PROM
第1页寄存器
＆放大器;
式计数器
_MSRD ，
CONFIG 。
EEPROM
_MSWR ，
EECS
AD [ 31：0]
PCICLK
PCIRST ＃
INTA ＃
CBE ＃[ 3：0]
IDSEL
FRAME ＃
IRDY ＃
TRDY ＃
DEVSEL ＃
停止＃
PAR
M-总线仲裁器
数据总线FIFO
远程DMA
远程
DMA
注册
＆放大器;
状态
机
当地
DMA
注册
＆放大器;
状态
机
＆放大器;
卜FF器
MGMT 。
MAC接收器
协议状态
机器&
注册
TP MAU
RD + ， RD-
TD + ， TD-
RX + ， RX-
TX + ， TX-
CI + ， CI-
薄
_RXLED ，
_TXLED ，
_COLED
PCI
公共汽车
接口
单位
PLL &
ENDEC
AUI
接口
LED &
检测
XMT数据
MAC Xmitter
协议状态
机器&
注册
PCI CFG
内部总线
图1 ：框图
3
经由T个
ECHNOLOGIES
, I
NC
.
P
IN
D
ESCRIPTIONS
号
名字
TYPE
I / O
P
RELIMINARY
VT86C926
描述
地址/数据复用在相同的物理引脚。总线传输
由一个地址段，随后通过一个或多个数据段。该
地址相是时钟周期，其中FRAME ＃为有效。写
数据是稳定的和有效的，当IRDYB被确认和读取数据是稳定
并且有效时， TRDYB断言。
PCICLK提供定时对PCI的所有交易，是一个输入引脚
每个PCI设备。
INTA ＃是用于请求中断的异步信号
当PCIRST ＃为低电平时， VT86C926芯片执行
内部系统硬件复位。 PCIRST ＃可以是异步的，以CLK的
断言或无效时。所以建议的无效是
同步，以保证清洁和弹跳游离缘。
总线命令/字节使能复用在相同的物理引脚。
在一个事务处理的地址相， CBE3-0B定义的总线
命令。 Buring数据阶段， CBE3-0B用作字节使能。
该字节使能定义哪些物理字节通道进行有意义的
数据。 CBE0B适用于字节0和CBE3B适用于3个字节。
作为一个芯片中的PCI配置周期选择。
周期帧由当前主指示开始驱动
和的接入时间。架＃被认定，以表明一个总线
交易开始。而FRAME ＃被认定，数据传输
继续。当FRAME ＃为无效，该交易正处于最后
数据阶段。
引发就绪指示引发剂的能力来完成
该事务的当前数据段。 IRDY ＃被用于与
TRDY ＃ 。数据阶段完成任何时钟当两个IRDY ＃和
TRDY ＃都有效。在写， IRDY ＃表示有效数据
目前在AD31-0 。在读时，表示船长准备
接受数据。等待周期被插入，直到两个IRDY ＃和TRDY ＃都
同时断言。
目标就绪指示目标的代理人的能力完成当前
该事务的数据阶段。 TRDY ＃被用于与
IRDY ＃ 。数据阶段完成任何时钟当两个IRDY ＃和
TRDY ＃都有效。在读取时， TRDY ＃表示有效数据
目前在AD31-0 。在写入时，表示目标已准备
接受数据。等待周期被插入，直到两个IRDY ＃和TRDY ＃都
同时断言。
设备选择，当积极推动下，表示驱动装置具有
解码后的地址作为当前访问的目标。作为输入
DEVSEL ＃表示是否总线上的任何设备已被选择。
VT86C926驱动STOP ＃断开进一步牵引。
平价跨AD31-0和CBE3-0B偶校验。巴黎稳定
地址阶段后有效的一个时钟。对于数据phaases PAR稳定
之后无论是IRDY ＃有效的一个时钟被断言在写事务
或模块确认TRDY＃在一个读事务。
PCI总线接口
98-100, 1-
AD31-0
5, 8-13,
16-17,
26-33,
35-40,
43,44
95
PCICLK
96
97
INTA ＃
PCIRST ＃
I
OD
I
6, 18, 25,
34
CBE ＃[ 3：0]
I
7
19
IDSEL
FRAME ＃
I
I
20
IRDY ＃
I
21
TRDY
I / O
22
DEVSEL ＃
I / O
23
24
停止＃
PAR
I / O
T / S
5
P
RELIMINARY
R
ELEASE
请联系威盛科技的最新文档。
版权声明：
版权
1995年，威盛电子股份有限公司。台湾印制。一
LL
R
IGHTS
R
ESERVED
.
本文件的任何部分进行复制，传播，转录，存储在检索
系统，或翻译成任何语言，以任何形式或任何方式，电子，机械，
磁性，光学，化学，手册以及其它不VIA的事先书面许可，
技术公司。
该VT86C926仅可用于识别通过技术的产品。
所有商标均为其各自所有者的财产。
免责声明：
没有获发牌照，暗示或其他，在威盛的任何专利或专利权。
通过技术使得关于这个文件并没有任何担保，暗示或其他，
本文档中描述的产品。本文件所提供的信息被认为
要准确可靠，该文件的发布日期。不过，威盛电子
对本文档中的任何错误不承担任何责任。此外，威盛电子
对于此信息，此文件及任何使用或误用任何责任
可能因使用本文档的专利侵权。的信息和产品
本文档中的规格可能会随时更改，恕不另行通知，不
义务通知任何人改变。
办公室：
5020 Brandin苑
加州弗里蒙特，
94538
美国
联系电话：
传真：
(510) 683-3300
(510) 683-3301
8楼533号
中正路，新店市
台北，台湾的中华民国
联系电话：
传真：
(886-2) 218-5452
(886-2) 218-5453
经由T个
ECHNOLOGIES
, I
NC
.
VT86C926一
MAZON
PCI ê
THERNET
C
ONTROLLER
F
EATURES
*
*
*
*
P
RELIMINARY
VT86C926
*
*
*
*
*
*
*
*
*
*
*
*
单芯片以太网络控制器， PCI总线接口
软件兼容NE2000 + ， NE2000
支持35ns的存取时间SRAM
集成的10BaseT TP接口
- 内置预均衡电路发送器
- 智能静噪电路与可编程的阈值接收器
- 有选择的链路完整性测试和链路禁用
- 选择性极性检测和校正
- TP和AUI接口之间自动选择
完全符合IEEE 802.3 AUI接口
- 符合10BASE5和10Base2的标准
- 薄网或厚网的使能信号
跳线或跳线配置
- 与EEPROM Jumperl2ess配置
- 与EEPROM存储以太网地址跳线配置
直接驱动4个LED状态指示灯：发送，接收，碰撞，以及薄选择
- 发送LED数据包传输状态和电源指示灯
- 接收LED数据包接收状态和连接状态
- LED碰撞碰撞状态
- 超薄LED选择薄的10Base - 2端口选择
ISA的NE2000兼容模式，寄存器兼容的，以美国国家半导体DP83905 & DP83906
用速度高达20Mbps可选全双工操作
早期接收中断允许在接收数据的并行处理
初发送的纠错能力允许在传输过程中的数据的并行处理
支持16K ， 32K的Bootrom大小
支持PCI 32 - bit数据通路transfaer与增强的32位驱动程序
软件控制关机功能
+ 5V单电源，达到0.8um标准CMOS技术
100引脚PQFP封装
卜FF器
内存
BOOT
只读存储器
MA0-14
MD0-7
MA0 - MA14
MD0 - MD7
CON组fi guration
注册&
EEPROM控制
RCV 。数据
影以太网
地址PROM
第1页寄存器
＆放大器;
式计数器
_MSRD ，
CONFIG 。
EEPROM
_MSWR ，
EECS
AD [ 31：0]
PCICLK
PCIRST ＃
INTA ＃
CBE ＃[ 3：0]
IDSEL
FRAME ＃
IRDY ＃
TRDY ＃
DEVSEL ＃
停止＃
PAR
M-总线仲裁器
数据总线FIFO
远程DMA
远程
DMA
注册
＆放大器;
状态
机
当地
DMA
注册
＆放大器;
状态
机
＆放大器;
卜FF器
MGMT 。
MAC接收器
协议状态
机器&
注册
TP MAU
RD + ， RD-
TD + ， TD-
RX + ， RX-
TX + ， TX-
CI + ， CI-
薄
_RXLED ，
_TXLED ，
_COLED
PCI
公共汽车
接口
单位
PLL &
ENDEC
AUI
接口
LED &
检测
XMT数据
MAC Xmitter
协议状态
机器&
注册
PCI CFG
内部总线
图1 ：框图
3
经由T个
ECHNOLOGIES
, I
NC
.
P
IN
D
ESCRIPTIONS
号
名字
TYPE
I / O
P
RELIMINARY
VT86C926
描述
地址/数据复用在相同的物理引脚。总线传输
由一个地址段，随后通过一个或多个数据段。该
地址相是时钟周期，其中FRAME ＃为有效。写
数据是稳定的和有效的，当IRDYB被确认和读取数据是稳定
并且有效时， TRDYB断言。
PCICLK提供定时对PCI的所有交易，是一个输入引脚
每个PCI设备。
INTA ＃是用于请求中断的异步信号
当PCIRST ＃为低电平时， VT86C926芯片执行
内部系统硬件复位。 PCIRST ＃可以是异步的，以CLK的
断言或无效时。所以建议的无效是
同步，以保证清洁和弹跳游离缘。
总线命令/字节使能复用在相同的物理引脚。
在一个事务处理的地址相， CBE3-0B定义的总线
命令。 Buring数据阶段， CBE3-0B用作字节使能。
该字节使能定义哪些物理字节通道进行有意义的
数据。 CBE0B适用于字节0和CBE3B适用于3个字节。
作为一个芯片中的PCI配置周期选择。
周期帧由当前主指示开始驱动
和的接入时间。架＃被认定，以表明一个总线
交易开始。而FRAME ＃被认定，数据传输
继续。当FRAME ＃为无效，该交易正处于最后
数据阶段。
引发就绪指示引发剂的能力来完成
该事务的当前数据段。 IRDY ＃被用于与
TRDY ＃ 。数据阶段完成任何时钟当两个IRDY ＃和
TRDY ＃都有效。在写， IRDY ＃表示有效数据
目前在AD31-0 。在读时，表示船长准备
接受数据。等待周期被插入，直到两个IRDY ＃和TRDY ＃都
同时断言。
目标就绪指示目标的代理人的能力完成当前
该事务的数据阶段。 TRDY ＃被用于与
IRDY ＃ 。数据阶段完成任何时钟当两个IRDY ＃和
TRDY ＃都有效。在读取时， TRDY ＃表示有效数据
目前在AD31-0 。在写入时，表示目标已准备
接受数据。等待周期被插入，直到两个IRDY ＃和TRDY ＃都
同时断言。
设备选择，当积极推动下，表示驱动装置具有
解码后的地址作为当前访问的目标。作为输入
DEVSEL ＃表示是否总线上的任何设备已被选择。
VT86C926驱动STOP ＃断开进一步牵引。
平价跨AD31-0和CBE3-0B偶校验。巴黎稳定
地址阶段后有效的一个时钟。对于数据phaases PAR稳定
之后无论是IRDY ＃有效的一个时钟被断言在写事务
或模块确认TRDY＃在一个读事务。
PCI总线接口
98-100, 1-
AD31-0
5, 8-13,
16-17,
26-33,
35-40,
43,44
95
PCICLK
96
97
INTA ＃
PCIRST ＃
I
OD
I
6, 18, 25,
34
CBE ＃[ 3：0]
I
7
19
IDSEL
FRAME ＃
I
I
20
IRDY ＃
I
21
TRDY
I / O
22
DEVSEL ＃
I / O
23
24
停止＃
PAR
I / O
T / S
5
QQ：2880707522 复制
