【Vitesse公司半导体公司初步数据表VSC838特点 36输入37输出交叉点开关 3.2GB / 】,IC型号VSC838UG,VSC838UG PDF资料,VSC838UG经销商,ic,电子元器件-51电子网

Vitesse公司

半导体公司

初步数据表

VSC838

特点

36输入37输出交叉点开关

3.2GB / s的NRZ数据带宽

无阻塞架构广播和多播

能力

LVTTL / 2.5V CMOS控制输入/输出（ 3.3V宽容）

输入信号活动监控功能

集成信号均衡（ ISE ）的确定性

抖动降低

3.2Gb/s

36x37交叉点开关

66MHz的双端口编程

并行和串行编程模式

可编程片上I / O端子

差分CML输出驱动器

单2.5V电源

6W典型的，低驱动模式

7W典型的中高驱动模式

高性能37.5毫米， 480 TBGA封装

概述

该VSC838是一款单芯片36x36的异步交叉点开关，设计用于携带的宽带数据

流。该VSC838还具有一个内部37

这是用来在结合活性的输出信道

监控允许系统诊断。

信号完整性的高度是通过全差分信号路径保持整个芯片。

的交叉点函数是基于一个多路转换器阵列结构。 1：各数据输出是由36驱动

多路转换器可以被编程为一个且仅有一个其36输入。信号路径被注销和

完全异步的，所以没有对相位，频率或信号在每一个输入模式的任何限制。

每个高速输出是一个全差分开关电流驱动器，具有可切换的上模终端

对于最大信号的完整性。数据输入端接上死过100

之间的真实阻抗

补码输入（见

输入终端

部分详情）。

双模式的编程接口，提供了一个使编程命令发送串行

数据或并行数据。核心编程可以是随机的每个端口地址，或多个程序的分配

可排队并同时发出。编程可以被初始化为一个“直通式”组态

用INIT销比（ A 0到Y0 ， A1至Y 1 ，等等）。

未使用的通道可以被断电，以允许有效地使用该开关仅在需要的应用程序

信道的一个子集。掉电可以实现在硬件，通过专用的电源引脚对

输入和输出通道，或者通过软件编程的个人未使用的输出与一个禁用代码。

VSC838框图

A35

Y35

控制

G52351-0 ，版本3.0

02/12/01

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

第1页

Vitesse公司

半导体公司

3.2Gb/s

36x37交叉点开关

初步数据表

VSC838

功能框图

A， AN [ 0时35分]

36× 37交换核心

Y， YN [ 0:35 ]

国内

产量

CONFIG

核心程序寄存器

INIT

程序存储器

程序界面

活动

MONITOR

outchan中[5：0 ]

INCHAN [5：0 ]

ALE_SCN

第2页

活动

串行

SDOUT

ACTCLK

ACTCHAN

负载

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

G52351-0 ，版本3.0

02/12/01

Vitesse公司

半导体公司

初步数据表

VSC838

功能说明

3.2Gb/s

36x37交叉点开关

输入/输出特性

所有的输入数据必须是微分和应标称偏压至+ 2.0V或AC耦合。其他级别

允许根据所描述的

输入终端

部分。片上端接提供，有公称

100最终阻抗

差。所有输入端接电阻与浮动规定的AC-内部偏置

耦合。

对于多个VSC838设备直接互连，一个CML终端模式是通过搭售的规定

ITC引脚到V

，这关系100的中心点

终止V

，导致终端充当

负载为漏极开路或集电极开路的差分输出。

数据输出通过具有片上背面端接差动电流开关提供。输出

电路能驱动外部50

远端终端（推荐）。输出反向端接的

电子地切换通过减小输出驱动电流，以使功率节省1W （最大值）。

编程接口

并行模式

在并行模式（SERIAL = 0），就INCHAN二进制字[5： 0]是输入的数字标识符

这将被路由到指定的输出。 outchan中[5： 0]是输出作为亲的数字标识符

编程。对LOAD信号的上升沿将在编程数据传送到影子寄存器

程序存储器。养CONFIG （异步地）将编程数据在传送到主锁存器

程序存储器和使内部选择信号在核心重新配置的多路复用器。降低

CONFIG将锁定主锁。 CONFIG可以连接到高电平，使编程生效例化

taneously 。

[： 0 5]如果没有这个接口可以通过使用仅INCHAN使用与复用地址/数据总线

outchan中[5：0 ]和滴ALE时要被编程的输出的地址是存在于

INCHAN [5：0 ] 。和亲：在地址被锁存，输入地址可能在INCHAN [ 0 5 ]提交

编程如上进行。

无回读功能在并行模式下提供的。读回用于诊断目的是在提供

通过扫描功能的串行模式。

串行模式

在串行模式（SERIAL = 1）时， INCHAN [0]引脚变成串行数据输入SDIN和INCHAN [1]

引脚变为串行时钟SCLK （上升沿触发）。形式[OUTPUT] [输入]的串行字偏移

到内部移位寄存器中，并在LOAD引脚有效时（高电平）一致的数据字的最后位

以表示该单词将被应用。此传送输入标识符的处理的影子寄存器

输出。 CONFIG然后施加（异步）传输一个或多个程序指令的主

的程序存储器锁存器。

该SDOUT销如下的INCHAN [0]（ SDIN ）销14个时钟周期后的数据。这使用户

几个交叉点，移位程序数据的所有交换机通过这样的链与链的串行端口，并

断言负荷都同时切换到同时编程所有的连接。

输出字段为7位长，代表输出的二进制数字标识符进行编程。

输入字段为7位长，表示输入的数字标识符，将被路由到试样

田间输出。

G52351-0 ，版本3.0

02/12/01

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

第3页

Vitesse公司

半导体公司

3.2Gb/s

36x37交叉点开关

初步数据表

VSC838

串行回读

回读的程序存储器的内容是通过设置ALE_SCN销来实现在串行模式

HIGH 。这将串行移出的主锁存器的内容在程序存储器，片36的第一和

片0最后和民生为先， LSB ，最后为每个7位字（见图3）。 INCHAN [1]（ SCLK）的1个上升沿

与ALE_SCN = 0和SERIAL = 1必须发生加载整个483位的移位寄存器之前移出数据。

为66MHz的时钟速率，这个操作花费7.26

活动监控

活动监视器观察内部37的输出

从核心输出。通过编程

输出来观察的各种输入中，输入信号可被扫描的活动或缺乏。每上升

ACTCLK的边缘使显示器从以前的ACTCLK期并清除读出的活动状态

内部活动状态，直到数据转换再次触发它。必须有一个最小的一个上升沿和一个

在ACTCLK期间为活性落在所观察到的输入数据管脚边缘被检测到。加电后，

上活性的之后的第一ACTCLK上升沿输出是未知的。

要访问37

输出ACTCHAN和INCHAN [ 5 ]必须都为高电平。

选择性断电

未使用的输入和输出通道可通过的两种方法之一来消耗很少或没有功率

选择性断电。

软件省电

使用此功能，未使用的输出可能会被禁用，节约每通道约170毫瓦的马克西 -

妈妈散热条件。这是通过编程每个未使用的输出来看看输入127完成（ 7F

进制），这表示不存在的输入通道。该信道可以由编程来进行活化

明有效的输入地址。我们建议，但是，在电力规划的任何变化只会exe-

cuted作为初始化序列的一部分，以防止任何开关瞬变的影响，这可能

导致改变电源电流突然。软件模式不影响功能或

未使用的输入通道的功率。

硬件掉电

使用此功能时，考虑对输入相关联的权力，可以通过捆绑的相应关闭

ING V

引脚到V

（见表10）。大约每输入对160毫瓦保存下的最大耗散

化的条件。与给定的双输出，包括向核心贡献相关联的功率

电源，可以通过把相应的V被关闭

引脚到V

（见表10）。每次约360毫瓦

输出对保存的最大功耗条件下。

某些V

引脚必须始终处于活动状态。换句话说，连接到负电源，因此相应

荷兰国际集团的投入和产出会一直和消耗功率。参见图7和表10的位置

这些引脚。

第4页

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

G52351-0 ，版本3.0

02/12/01

Vitesse公司

半导体公司

初步数据表

VSC838

AC特性

表1：数据路径

3.2Gb/s

36x37交叉点开关

参数

率

SKW

PDAY

, t

最大数据速率

描述

通道到通道时延差

传播延迟从输入到Y输出

高速输入上升/下降时间， 20 ％至80％

高速输出上升/下降时间， 20 ％至80％

产量增加时延抖动， RMS

(1, 2)

输出求和的延迟抖动，峰 - 峰

(1, 2)

民

典型值

300

750

最大

3.2

150

单位

Gb / s的

注：（ 1 ）测试仅一个样本的基础。（2）宽带（未过滤）的确定性抖动添加到一个无抖动输入， 2

-1 PRBS数据图案。

表2 ：程序接口时序

参数

SWR

HWR

PWLW

SCS

HCSB

PWCFG

SSDIN

hSDIN

perSCLK

SLOAD

hLOAD

sSerial

描述

从INCHAN设置时间[5：0 ]或OUTCHAN5 ：0]来的上升沿

WR 。

保持时间从WRB的上升沿到INCHAN [5：0 ]或

outchan中[5：0 ] 。

脉冲宽度负载（高或低）

从CS建立时间并行下降LOAD或ALE_SCN的边缘或

突发模式或LOAD的串行模式上升沿。

后装入或ALE_SCN平行上升举办的CS上升沿时间

或突发模式，或下降负载的边缘以串行模式或下降沿的边沿

CONFIG在任何模式。

脉冲宽度在CONFIG （高或低）。

从INCHAN0 （ SDIN ），以INCHAN1 （ SCLK ）建立时间上升。

保持INCHAN0 （ SDIN ）后INCHAN1 （ SCLK ）时间上升。

SCLK在串行模式下最短期限。

从加载设置时间INCHAN1 （ SCLK ）上升。

按住LOAD后INCHAN1 （ SCLK ）时间上升。

从串行上升到INCHAN1 （ SCLK ）建立时间上升时，

进入串行模式或串行下降到进入在负载下降

并行方式或串行下降到LOAD进入上升时，一阵

模式。

从INCHAN1 （ SCLK ）保持时间上升到串行下降时，

退出串行模式。

延迟从INCHAN1 （ SCLK ）上升到SDOUT ， 20pF的负载。

脉冲宽度在INIT （高或低）。

从ALE_SCN到INCHAN1 （ SCLK ）上升启动时建立时间

或完成串行回读序列。

INCHAN1 （ SCLK ）上升时，或启动后保持ALE_SCN时间

在完成一个串行回读序列。

民

3.35

1.45

6.75

1.65

1.0

1.85

0.95

0.90

典型值

—

最大

—

单位

hSERIAL

dSDOUT

PWINIT

sSCAN

HSCAN

—

6.75

1.65

1.0

—

6.20

—

G52351-0 ，版本3.0

02/12/01

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

第5页