【Vitesse公司半导体公司数据表VSC8114特点工作于STS-12 / STM-4 （ 622.】,IC型号VSC8114,VSC8114 PDF资料,VSC8114经销商,ic,电子元器件-51电子网

Vitesse公司

半导体公司

数据表

VSC8114

特点

工作于STS-12 / STM-4 （ 622.08Mb / s）的

数据速率

ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器

集成时钟发生器和时钟恢复

信号（ LOS ）输入& LOS丢失检测

+ 3.3V / 5V可编程PECL串行接口

提供设备，设施和斯普利特LOOP-

回模式，以及循环计时模式

提供PECL参考时钟输入

符合Bellcore ， ITU和ANSI规格

对抖动性能

低功耗 - 0.9Watts典型

100 PQFP封装

兼容行业ATM UNI设备

片上时钟发生器的622.08MHz的中

高速时钟（ MUX）

在622.08MHz的芯片的时钟恢复

高速时钟（解复用）

带奇偶校验错误8位并行TTL接口

检测和生成

SONET / SDH帧恢复

概述

该VSC8114是一个ATM / SONET / SDH兼容收发器集成的片上时钟倍频

高速时钟产生单元（ PLL）以及一个时钟和数据恢复单元（ CRU ）与8位serial-

至并行和并行 - 串行数据转换。 PLL时钟被用于序列中的发送方向

化器（MUX）。所恢复的时钟被用于反序列化在接收方向（解复用）。解复用器

包括SONET / SDH帧检测和恢复。此外，该装置提供了设施和设备

换货环回模式和循环时间模式。的部分被封装在一个100PQFP具有集成的热

吊具，以获得最佳的散热性能和降低成本。该VSC8114提供了一个集成的解决方案

ATM物理层和SONET / SDH系统中应用。

功能说明

在VSC8114的目的是提供高速光之间的SONET / SDH兼容接口

网络和低速用户网络接口设备，如PM5355的S / UNI- 622 。该VSC8114

在77.76Mb / s的8位并行数据转换为在622.08Mb / s的串行比特流。该装置还提供了一个设施

环回功能，循环接收到的高速数据和时钟（任选回收片上），直接

于高速传输输出。 A时钟乘法器单元（ CMU ）集成到发射电路gen-

从19.44或77.76的输入基准频率中心提供全方位的高速时钟的串行输出数据流

兆赫。债务工具中央结算可以在环路定时模式接收/恢复的时钟被绕过，因此同步

整个部分的单个时钟。第2页框图显示了相关的主要功能模块

该VSC8114 。

在接收部分提供的串行到并行的转换，转换成622Mb / s的比特流，以一个8位的杆

等位基因输出77.76MHz 。时钟恢复单元（ CRU ）集成到接收电路追高

从接收到的串行数据流的速度时钟。接收部分提供了一个设备环回功能

其中，低速传输数据和时钟拨回至接收部分的8位并行输出将循环

放。该VSC8114还提供任一其内部的CRU的时钟和数据显之间进行选择的选项

的NAL ，或光学含有CRU的时钟和数据信号。所述接收部分还包含一个SONET / SDH帧

G52185-0 ，版本4.0

11/1/99

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

第1页

Vitesse公司

半导体公司

ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器

集成时钟发生器和时钟恢复

数据表

VSC8114

这是用来给A1期间提供帧长处检测器电路，在串行A2的边界平行CON-

变频器。这只有在OOF高发生。内部和外部的LOS功能的支持。

该VSC8114提供奇偶错误检测和产生的8位数据总线。在接收侧，

将生成的8位数据输出的奇偶性。在发送侧，将8位数据输入的奇偶性是calcu-

迟来并与接收到的奇偶校验位的输入相比较。

VSC8114框图

EQULOOP

RESET

Divide-by-8

奇偶CHK

TXDATAOUT +/-

Q D

FACLOOP

Divide-by-8

8:1

MUX

REG

TXIN [7 ：0]的

TXLSCKIN

TXLSCKOUT

RXLSCKOUT

TXPERR

TXINP

1:8

解复用

奇偶校验/

REG

RXOUT [7 ：0]的

RXOUTP

成帧器

OOF

LOOPTIM0

RXDATAIN +/-

CRUEQLP

CRU

REC- CLK

RxCLKIN +/-

DSBLCRU

LOSDET

REC -DATA

CMU

REFCLKP +/-

REFSEL

LOSPECL

LOSTTL

LOSDETEN_

CRUREFCLK

CRUREFSEL

发射部分

字节宽的数据呈现给TXIN [7：0 ]和移入上TXLSCKIN的上升沿部分。

参见图1，然后，数据被序列化（ MSB超前），并提交给TXDATAOUT +/-引脚。串行

输出数据流被同步到CMU产生的时钟是一个锁相环和频率缩放ver-

第2页

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

G52185-0 ，版本4.0

11/1/99

Vitesse公司

半导体公司

数据表

VSC8114

ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器

集成时钟发生器和时钟恢复

锡永的输入参考时钟。外部控制输入REFSEL选择CMU的乘法比（见

表11）。一个除- 8版本的CMU时钟（ TXLSCKOUT ）应采用同步传输

在UNI设备上的VSC8114发送寄存器输入接口（见应用笔记，第20页）。

图1 ：数据和时钟发送原理框图

VSC8114

PM5355

TXDATAOUT +

TXDATAOUT-

Q D

TXIN [7 ：0]的

Q D

TXLSCKIN

REFCLK

CMU

Divide-by-8

TXLSCKOUT

接收部分

高速非归零（ NRZ）在622Mb / s的串行数据由RXDATAIN输入接收。该

CRU恢复从串行数据输入的高速时钟。串行数据被转换为字节宽的并行

数据并介绍了RXOUT [ 7 ： 0 ]引脚。一个除- 8版本的高速时钟（ RXLSCKOUT ）

应使用同步串行字节RXOUT [7：0 ]与UNI设备的接收部分的数据。该

片上的CRU被旁路通过设置DSBLCRU输入高。在此模式中，串行输入数据和corre-

应的时钟由RXDATAIN和RXCLKIN输入分别接收。 RXDATAIN被移入

上RXCLKIN +的上升沿。参见图2 。

所述接收部分还包括帧检测和恢复电路，其检测所述的SONET / SDH

帧，对齐字节边界接收到的串行数据，并启动有关的FP重合于一帧脉冲

字节对齐的数据。当OOF是高举必须出现至少4个字节时钟启动的帧恢复

在A1A2边界之前的周期。在OOF输入控制是电平敏感的信号，并且VSC8114将CON组

tinually进行帧检测和恢复，只要该引脚保持为高，即使1个或多个帧已

检测到。帧检测和恢复时发生一系列的三个A 1字节接着是三个A 2字节具有

被检测到。上RXOUT并行输出数据[ 7：0]将是一个字节开始的第三个A 2字节对齐的。当

检测到一个帧时，一个字节时钟周期长的脉冲上的FP产生一个与同步

上RXOUT字节对准第三A2的字节[7：0 ] 。帧检测器发送的FP脉冲仅当OOF高。

信号丢失

该VSC8114拥有信号（ LOS ）检测的损失。如果输入的串行数据信号丢失检测

数据流具有不连续超过128位的过渡。在一个LOS条件下， VSC8114

强制接收数据低，这是一个指示用于任何下游设备的光接口故障

已经发生。接收部分继续由CRU作为时钟源，因为它是目前锁定到CRUREFCLK

除非DSBLCRU是积极的，在这种情况下，将时钟由CMU 。这LOS条件将被删除

该部分检测到多于16转换在一个128位的时间窗时。这LOS检测功能可以显示

通过施加高电平到LOSDETEN_输入禁止。该VSC8114还具有TTL输入LOSTTL和

G52185-0 ，版本4.0

11/1/99

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

第3页

Vitesse公司

半导体公司

ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器

集成时钟发生器和时钟恢复

数据表

VSC8114

PECL输入LOSPECL迫使部分进入的信号状态的丢失。大多数光学元件有一个PECL输出通常

所谓的“SD ”或“标志”表示光功率的存在或缺乏。根据不同的光学器件制造商

这个信号是高电平还是低电平有效。该LOSTTL和LOSPECL输入XNOR'd生成

新浪内部控制信号。参见图2光学“ SD”输出应连接到LOSPECL 。该

LOSTTL输入应连接到低，如果光学“ SD”为高电平有效。如果是低电平有效领带LOSTTL到高。

相反的是真实的，如果使用光学“旗帜”的信号丢失

图2 ：数据和时钟接收框图

VSC8114

LOSPECL

LOSTTL

LOSDETEN_

DSBLCRU

RXDATAIN +/-

LOSDET

PM5355

RXOUT [7 ：0]的

CRU

Divide-by-8

CMU

RXLSCKOUT

RxCLKIN +/-

基金回环

该基金回环功能由FACLOOP信号控制。当FACLOOP信号设置

高，该基金回模式被激活和高速串行接收数据（ RXDATAIN ）提出

到高速发送输出（ TXDATAOUT ）。参见图3。在设备环回模式下高速

接收数据（ RXDATAIN ）也被转换成并行数据并提供给低速率接收数据输出

销（ RXOUT [7： 0]）。接收时钟（ RXCLKIN ）也被分割下来并呈现给低速时钟

输出（ RXLSCKOUT ）。

图3 ：设备回送数据路径

rxdatain

CRU

回收

时钟

1:8

串行

并行

RXOUT [7 ：0]的

RxCLKIN

txdataout

8:1

平行

串行

TXIN [7 ：0]的

PLL

FACLOOP

第4页

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

G52185-0 ，版本4.0

11/1/99

Vitesse公司

半导体公司

数据表

VSC8114

ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器

集成时钟发生器和时钟恢复

设备环回

该设备回送功能由EQULOOP信号控制。当EQULOOP信号

设置为高，设备激活环回模式，并从paral-产生的高速传输数据

LEL为低速数据的串行变换（ TXIN [7：0 ] ）被选择并转换回在该并行数据

接收器部分，并提交给低速并行输出（ RXOUT [7： 0]）。参见图4，内部

生成622MHz的时钟被用于产生低速接收时钟输出（ RXLSCKOUT ）。在设备

环回模式发送数据（ TXIN [ 7 ： 0 ] ）被序列化并提供给高速输出

（ TXDATAOUT ）使用由芯片上的时钟乘法器单元产生的时钟。

CRU设备环回

完全一样的设备回送，其中，所述发送数据被回送的点移动的所有

回来的路上，以高速I / O 。当CRUEQLP信号被设置为高，传输数据被回送到

CRU ，更换RXDATAIN ±

图4 ：设备回送数据路径

rxdatain

EQULOOP

1:8

串行

并行

RXOUT [7 ：0]的

8:1

平行

串行

RXLSCKOUT

TXIN [7 ：0]的

TXLSCKIN

TXLSCKOUT

txdataout

PLL

拆分环回

设备和设施的环回模式中可以同时被激活。在这种情况下，高速串行数据

接收（ RXDATAIN ）是通过向所述的高速串行输出（ TXDATAOUT ） mux'd 。低速传输

麻省理工学院的字节宽总线（ TXIN [7： 0]）和（ TXLSCKIN ）被mux'd入低速字节宽的接收输出总线

（ RXOUT [7： 0]）和（ RXLSCKOUT ）。见图5 。

图5 ：分割回送数据通路

rxdatain

回收

时钟

CRU

1:8

串行

并行

RXOUT [7 ：0]的

8:1

平行

串行

RXLSCKOUT

TXIN [[ 7：0]

RxCLKIN

DSBLCRU

txdataout

TXLSCKIN

G52185-0 ，版本4.0

11/1/99

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

第5页