【Vitesse公司半导体公司先期产品信息VSC7182特点四个完整的发射器/接收器功能在一个单一集成】,IC型号VSC7182TW,VSC7182TW PDF资料,VSC7182TW经销商,ic,电子元器件-51电子网

Vitesse公司

半导体公司

先期产品信息

VSC7182

特点

四个完整的发射器/接收器功能

在一个单一集成电路

全光纤通道（ T11 ）和千兆以太网

（ IEEE 802.3z支持）合规性

1.05Gb / s到每通道1.36Gb / s的操作

通用或每通道发送字节时钟

TTL和PECL参考时钟输入

接收机静噪电路

四收发器

千兆以太网和光纤通道

通用和每通道，串行和并行

回送控制

通用逗号检测使能输入

每通道逗号检测输出

电缆均衡的接收器

更换为安捷伦的HDMP - 1682

3.3V电源， 2.67 W（最大值）功耗

208引脚， 23毫米BGA封装

概述

该VSC7182是全速四路光纤通道和千兆以太网收发器IC 。每四个的

发射器有一个10位宽的总线，运行速度高达136MHz ，它接受8B / 10B编码发送字符

和序列化的数据到高速差分输出速度高达1.36Gb / s的。发射数据可以是

同步的基准时钟，一个共同的发送字节时钟或每个信道的发送字节时钟。每

接收机采样串行接收数据，恢复时钟和数据，反序列化到10位接收字符，

输出恢复时钟和检测“逗号”字。该VSC7182包含片上锁相环

（PLL）电路，用于合成的波特率发送时钟和提取的时钟从接收到的串行

流。该VSC7182还包括接收机的静噪电路，以控制该并行数据总线在没有

串行输入。

VSC7182框图（ 1 4通道）

RXI [ 0 ： 9 ]

串行

Q并行D

÷10

时钟

恢复

SI +

SI-

RCM

RCi1

RCi0

SYNI

SYNC

管理规划

SLPN

LPNi

TXI [0： 9]

SEL

÷10/

÷20

逗号

检测

环回

控制

并行

串行

SO +

SO-

TCI

RFCT

RFC +

RFC-

RFCM

LTCN

CAP0

CAP1

时钟

乘

单位

x10/x20

RFCO0

RFCO1

G52307-0 ，版本2.2

10/10/00

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

第1页

Vitesse公司

半导体公司

四收发器

千兆以太网和光纤通道

先期产品信息

VSC7182

功能说明

符号

在这份文件中，四个通道的标识为通道A ， B， C或D.当讨论一个显

纳尔于任何特定信道，该信号将具有通道信嵌入的名称，例如

“TA [0： 9 ]” 。当提及到的信号所使用的每一个的四个信道的共同行为，一

小写字母“x ”被用在信号名称，即TXI [0： 9] 。差动信号，例如RA +和RA- ，可以是

称为一个信号，即R A，滴加参考的“+”和“ - ” 。 “ RFC ”是指任一中的TTL

输入RFCT ，或PECL差分输入RFC + / RFC-为准使用。

时钟合成器

该VSC7182时钟合成了10或20乘以设在RFC输入参考频率

达到1.05GHz和1.36GHz之间的波特率时钟。在RFC输入可以是TTL或PECL 。如果

TTL ，TTL输入时钟连接到RFCT 。如果PECL ，连接PECL输入RFC +和RFC- 。该间

内部时钟提供给时钟合成器RFCT和RFC的逻辑同或+/- 。参考时钟会

是高电平有效，如果未使用的输入为高电平。参考时钟为低电平有效，如果未使用的输入为低电平。

RFCT有一个内部上拉电阻。内部偏置电阻设置在RFC +/-所以交流耦适当的直流电平

耦也可使用。

将TTL输出， RFCO0和RFCO1 ，提供一个时钟是频率锁定到输入的RFC 。这

时钟从时钟合成衍生的并且是始终1/10

波特率，无论状态

RFCM输入。

片上PLL使用的单个外部0.1μF的电容器，连接CAP0和CAP1之间，以控制

环路滤波器。这个电容器应该是一个多层陶瓷电介质，或更好，具有至少一个5V的工作电压

评级和良好的温度系数（NPO优选但X7R是可以接受的）。这些电容

用于减少共模噪声对时钟乘法器单元（CMU ）的影响，特别是功率

电源噪声。高容值的电容提供系统更好的鲁棒性。 NPO是首选，因为如果X7R

电容器被使用时，电源噪声的灵敏度会随温度变化。

为了获得最佳的抗噪性能，设计者可以使用三电容器电路与一个差分电容

CAP0和CAP1之间，C1 ，电容器从CAP0到地面，C2和从CAP1一个接地电容，

C3 。较大的值是更好，但0.1μF的是足够的。然而，如果设计人员不能使用3电容器

电路中，单个差动电容C1是足够的。这些组件应该从嘈杂的痕迹被隔离。

图1 ：环路滤波电容（电路最佳）

CAP0

VSC7182

CAP1

C1 = C2 = C3 = >0.1μF

多层陶瓷

表面贴装

NPO （首选）或X7R

5V工作电压额定值

第2页

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

G52307-0 ，版本2.2

10/10/00

Vitesse公司

半导体公司

先期产品信息

VSC7182

四收发器

千兆以太网和光纤通道

串行器

该VSC7182接收TTL输入数据作为对TXI [0： 9]的并行10位的字符总线可以使用锁

到输入寄存器的任一的RFC或TCi的上升沿。三个计时模式可供选择，并automat-

由VSC7182 ically检测。如果TCC是静态的， RFCM为高电平时，则所有四个TXI [0： 9]总线被锁

对RFC的上升沿。如果TCC是静态的， RFCM为LOW ，那么RFC是由20和输入乘以巴士─

SES被锁存于RFC的上升沿和上升沿之间的中点。如果TCC被触发，但TCB

是静态的，则所有四个TXI [0： 9]总线被锁止在TCC的上升沿。如果TCB和TCC都是来回切换

然后每个TCi的上升沿锁存相应TXI [0： 9]总线。

主动TCC或TCi的输入必须进行频率锁定到RFC 。没有指定的相位关系。

之前的正常数据传输， LTCN必须置低电平所以VSC7182可以锁定到TCi的，其可以

导致损坏的数据传输。一旦LTCN已经高高举起，发射器保持锁定至

RFC和可以容忍的漂移+/- 2位时间靶控相对于RFC 。

10位并行传输字符将被序列化，并在TXI PECL差分传输

在波特率位TXi0 （比特A）的输出传送至上。用户数据应采用8B / 10B或一个被编码

等效代码。映射到10B编码比特命名法和传输顺序说明如下，

随着识别逗号图案。

表1 ：传输顺序和10B字符映射

数据位

10B位的位置

逗号字符

TXi9

TXi8

TXi7

TXi6

TXi5

TXi4

TXi3

TXi2

TXi1

TXi0

时钟恢复

该VSC7182接受来自所选择的源的差分高速串行输入（或者是PECL SI + /

SI-销或内部TXI +/-数据），提取时钟和重新定时的数据。均衡器包括在

接收机打开数据眼和补偿符号间干扰（ISI ），其可以存在于所述

输入的数据。串行比特流应当被编码，以便通过提供直流平衡和有限的游程长度

的8B / 10B编码方案。数字时钟恢复单元（ CRU ）是完全单一的，不需要

的外部元件。对于正确的操作，波特率的数据流被恢复，应在

200 ppm的十倍的RFC频率。例如，千兆以太网系统将使用125MHz的振荡器

器具有+ 100ppm的精度造成VSC7182对之间的200 ppm的。

解串器

将回收的串行比特流被转换成一个10位的并行输出字符。该VSC7182提供

互补的TTL恢复时钟， RCi0和RCI1 ，这是在1/20

串口波特率（如果

RCM = LOW ）或1/10

（如果RCM =高）。通过将走在高速回收生成的时钟

时钟，该时钟被锁相到串行数据。串行数据被重新定时，反串行化并输出对RXI [0： 9] 。

如果串行输入数据不存在，或不符合规定的波特率， VSC7182将继续

产生一个恢复的时钟，以便下游逻辑可继续起作用。该RCi0 / RCI1输出频率

在这种情况下将不超过± 1％的不同于它的预期频率。接收机静噪税务局局长

扣器强制输出的并行数据总线的所有的人如果串行接收器的输入电平低于100mV的差分

峰 - 峰值。

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

G52307-0 ，版本2.2

10/10/00

第3页

Vitesse公司

半导体公司

四收发器

千兆以太网和光纤通道

先期产品信息

VSC7182

字对齐

该VSC7182提供了7位逗号字符识别和数据字对齐。字同步

被认定SYNC HIGH在所有通道启用。同步启用后，接收器检

恢复的串行数据的“逗号”模式的存在。此模式是“ 0011111XXX ”，其中

前导零对应于第一比特接收。逗号序列中不包含任何正常的8B / 10B

编码数据字符或对相邻的字符。这种情况只发生在特殊字符，被称为K28.1 ，

K28.5和K28.7 ，其被定义为同步的目的。不当逗号对齐被定义为

任何满足下列条件：

1）逗号不是10位传输字符内对准，使得RXI （0 ... 6 ）=“ 0011111. ”

2 ）逗号横跨两个10位传输字符之间的边界。

3）逗号正确对齐而发生在接收的过程中的上升沿呈现

RCi0而不是RCI1 。

当SYNC为高电平并且未正确对齐的逗号遇到，所恢复的时钟被拉伸，

从未slivered ，以便逗号字符和恢复时钟正确对齐到RXI [0： 9] 。这导致

在正确的字符和字对齐。当响应于一个不正确的并行数据排列变化

对准逗号图案，数据部分，仍呈现之前逗号的并行输出端口上

字符，并且可能逗号字符本身，可能会丢失。逗号字符可能丢失的数据

依赖性的，按对准的相对变化。数据以逗号字符以后永远

正确输出和正确对齐。当SYNC为低电平时，串行数据的当前对齐方式就会维持

tained下去，不管数据模式。

在遇到一个逗号， SYNI驱动为高电平。该SYNI脉冲同时出现

用逗号字符，并具有持续时间等于该数据。该SYNI信号被定时，使得它可以的Cap-

上RCI1的上升沿捕获的原始图像由邻接的协议逻辑。同步功能波形

在图2中给出的第一个K28.5示出在检测到逗号的情况，但它未对准，以便改变

在输出数据对准是必需的。需要注意的是之前最多三个字符的逗号字符可能

在调整过程中损坏。第二K28.5示出的情况下，当一个逗号检测和无

相位调整是必要的。这说明相对于逗号字符的SYNI脉冲的位置

RXI [ 0 ： 9 ] 。

图2 ：对齐和对齐K28.5字符

RCi0

（ RCM LOW ）

RCi1

RCi0

（ [ RCM高）

RCi1

SYNI

RXI [ 0 ： 9 ]

数据

腐败腐败腐败

错位逗号：拉伸

K28.5

Data1

Data2

Data3

K28.5

排列逗号

第4页

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

G52307-0 ，版本2.2

10/10/00

Vitesse公司

半导体公司

先期产品信息

VSC7182

四收发器

千兆以太网和光纤通道

环回操作

环回操作由管理规划（并行回环）， SLPN （串行环回）和LPNi控制

输入如表2所示。 LPNi使管理规划/ SLPN以每个通道为基础低电平时。如果LPNi为高电平时，

管理规划/ SLPN对通道x没有影响。当SLPN和管理规划都为高变送器的输出为

高举。当RXx中环回至TXX ，数据经过一个时钟恢复单元那么多的

输入抖动被除去。然而， TXX输出不能满足“发射上市的抖动规范

AC规格“由于来自RXx中低频抖动传递到TXX 。

表2 ：环回选择

LPNi

低

高

管理规划

低

高

SLPN

低

高

低

高

Tranmitter来源

接收器

发射机

高

发射机

接收器源代码

接收器

发射机

接收器

JTAG访问端口

一个JTAG访问端口提供协助板级测试。通过这个端口引脚最多可以

访问或控制的所有TTL输出可以是三态。的JTAG功能，在这个完整描述

器件提供“ VSC7182 JTAG访问端口的功能。 ”

G52307-0 ，版本2.2

10/10/00

Vitesse公司

半导体公司

741卡莱普莱诺卡马里奥， CA 93012

联系电话：（ 800 ） VITESSE 传真：（ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com

互联网： www.vitesse.com

第5页