Vitesse公司
半导体公司
数据表
VSC7130
特点
用于交换机，集线器， GBIC的， MIA中和JBOD的
ANSI T11光纤通道标准的1.0625Gb /秒
IEEE 802.3z支持千兆以太网标准在1.25GB / s的
双时钟和数据恢复单元配置为
中继器或重定时器
两线串行通信端口进行控制
和状态
组合的模拟/数字信号检测单元
双中继器/重定时器
光纤通道和千兆以太网
1/10
th
或者1/20
th
波特率TTL / PECL REF-
erence时钟输入和PECL输出
双向模拟/数字信号检测
3.3V ，功率850MW典型
64引脚， 10x10x1.0mm TQFP封装
成本效益0.35
米CMOS技术
概述
该VSC7130是用在光纤通道（ 1.0625Gb / s）和千兆以太网（ 1.25GB / s）的系统，以提供
双向时钟和数据恢复（ CDR ），以确保标准的符合性，在关键系统的接口。如
协议的ASIC集成了多种串行解串器的功能，这些ASIC往往是从接口连接器位于远
这导致信号劣化和很难满足工业标准的信号质量参数。该
VSC7130提供了一种低成本的，易于使用的解决这个问题，通过确保与标准兼容的信号
质量系统接口。附加电路实现一个FC-AL集线器节点。
该VSC7130提供一对可配置为中继器或重定时器双向CDR的
或完全旁路。内部系统数据恢复和重发的符合标准的信号
质量的连接器。外部接收来自所述连接器的数据被恢复并重新发送的至内部
系统增加的幅度衰减和抖动。一个可选的双线接口允许强劲的配置
化控制和设备，以提高操作的状态监控。
VSC7130框图
MUX1SEL
SI +
SI-
T / R
TXDIS
1
0
SO +
SO-
BYP
1
0
MUX3
MUX5
SDU0
MUX4SEL
0
MUX1
1
CDR0
0
MUX4
1
TX +
TX-
R1/0
MUX2SEL
MUX5SEL
1
0
MUX2
1
CDR1
0
SDU1
53.125 or106.25MHz
RX0+
RX0-
RX1+
RX1-
SDET
REFO +
REFO-
REFI +
REFI-
HALF / FULL
CMU
x10/x20
CAP0
1.0625 GHz的
未显示：两线接口，测试模式和RXBIAS
所示为光纤通道时钟频率
CAP1
G52297-0 ，版本4.0
04/02/01
Vitesse公司
半导体公司
741卡莱普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE 传真： （ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第1页
Vitesse公司
半导体公司
双中继器/重定时器
光纤通道和千兆以太网
数据表
VSC7130
应用
几个光纤通道和千兆以太网应用程序可以使用VSC7130 。配置变化
与不同的应用程序来完成与模式引脚和双线接口。
SI +/-
和
SO +/-
通常连接到双工接口的系统而
TX +/-
和
RX0+/-
or
RX1+/-
是CON-
已连接到通过连接器或光收发器的外部链路。多余的接收输入中提供
为了优化布局与铜连接器或光模块。 CDR0改善的信号质量
SI
和重发的数据
TX 。
CDR1改善的信号质量
RX0
or
RX1
和重发数据恢复
to
所以。
在本文档中，术语“中继器”将被用于一个时钟和数据恢复功能（CDR ），其中所述
回收的串行数据被同步地重发到恢复时钟。不像标准的基于PLL的CDR ，
该电路采用全数字化导致良好的抖动容限，优异的抖动传输和低延时的电路
其中相同的工艺，电压和温度进行。
术语“重定时器”用于CDR的哪个同步重发恢复串行数据到
本地参考时钟。这种复杂的CDR功能消除了在延迟为代价抖动转移。由于该
波特率输入数据的和本地基准时钟之间的潜在的不匹配（即+/- 100ppm的） ，
加/减弹性缓冲是需要插入/删除序集来匹配这个速度的差异。数据
这是添加/减少必须满足光纤通道协议规范。通过消除抖动传递，标
dards符合保证。重定时器功能不能用于千兆以太网。
多节点交换机
为VSC7130的一个应用是在高端口数的光纤信道和千兆以太网的系统，如
开关。图1示出采用CMOS协议的ASIC集成串行器/解串器位于一个开关
在交换矩阵卡。从协议的ASIC串行数据通过多个连接器和长
到达连接器之前的痕迹在PCB上。未经VSC7130 ，在连接器上的信号质量
会导致系统性能下降。然而，通过使用VSC7130 ，信号质量被改进，以满足
光纤通道和千兆以太网的规格在系统接口的连接器。
图1 ：光纤通道或千兆以太网交换机
端口1
端口N
协议的ASIC
交换矩阵卡
VSC7130
CDR0>
<CDR1
背板
线卡
连接器
第2页
Vitesse公司
半导体公司
741卡莱普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE 传真： （ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
G52297-0 ，版本4.0
04/02/01
Vitesse公司
半导体公司
数据表
VSC7130
双中继器/重定时器
光纤通道和千兆以太网
光纤通道集线器
该VSC7130可以用作在光纤通道仲裁环集线器的单个节点。在本申请中，
对传入的数据
RX
经过一个中继器（ CDR1 ），从而降低了抖动。该数据然后被输出上
SO
对
接下来的枢纽节点。从以前的轮毂节点传入的数据
SI
经过其被配置为CDR0
重定时器来消除集线器内部产生的任何抖动。旁路多路复用器（ MUX3 ）用于旁路节点
不具有连接的有源器件。该信号检测电路识别在有效数据
RX
为了
控制器MUX3的配置。该
BYP
销可以通过反相器被连接
SDET ， BYP
可能是CON-
受控外部或MUX3可以通过两线接口进行控制。
通过双线接口访问内部寄存器允许众多的功能由精密完善需要
cated管理集线器等有序集识别，有序集生成和简单的流量监控。
图2 ：光纤通道仲裁环集线器
外
设备
TX
CDR0
重定时器
RX
CDR1
中继器
SO
MUX3
外
设备
TX
CDR0
重定时器
RX
CDR1
中继器
SO
MUX3
外
设备
TX
CDR0
重定时器
RX
CDR1
中继器
SO
MUX3
SI
节点N - 1
SI
节点N
内环路
SI
节点N + 1
光/电收发器（ GBIC ）
作为双中继器，所述VSC7130可提供关于一个光学/电子收发信机所需的功能
如光或一个有源铜缆千兆位接口转换器（ GBIC ） 。在本申请中，出站数据
从一个系统经过CDR0其可以被配置为一个中继器或一个重定时器。输入数据
通过中继器的CDR1被传递到系统。这个函数实现在一个关键的电路
积极GBIC包括RX_LOS 。
G52297-0 ，版本4.0
04/02/01
Vitesse公司
半导体公司
741卡莱普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE 传真： （ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第3页
Vitesse公司
半导体公司
双中继器/重定时器
光纤通道和千兆以太网
图3 ：主动铜GBIC模块
数据表
VSC7130
VSC7130
GBIC连接器， 20针SCA - 2
DB- 9或HSSDC
+ TX_DAT
-TX_DAT
TX_DISABLE
TX_FAULT
+ RX_DAT
-RX_DAT
RX_LOS
SI +
SI-
TXDIS
CDR0
中继器
TX +
TX-
TX +
TX-
SO +
SO-
SDET
CDR1
中继器
RX +
RX-
RX +
RX-
OSC
MOD_DEF0
MOD_DEF1
MOD_DEF2
串行
EEPROM
的功能
请注意，此数据并不能完全说明了VSC7130 。配套文件中，
VSC7130
用户手册
介绍其他应用程序的问题，并进入对两线间大深度
脸和内部寄存器的操作。
符号
所有的I / O引脚的名字都在
大胆。
所有的寄存器位名称
斜体。
差分信号可以被识别
个别地，例如
I0+
和
I0-,
或在一起，例如
I0.
这是重复的信号和电路是一般
用“X”来表示“所有通道” ，如命名，
TXX
任何发送引脚。所有的寄存器被确定
下划线，如CDRxC和地址，每个引用的寄存器将被列为紧随
注册名（即CDRxC - 20H ） 。
时钟乘法器单元和参考时钟
的参考时钟，以便产生内部波特率所需的时钟乘法器单元（ CMU）
时钟。该VSC7130同时用于光纤通道（ 1.0625Gb / s）和千兆以太网（ 1.25GB / s）的应用程序。
该
HALF / FULL
信号指示的基准时钟是否是1/20
th
波特率（高电平）或1/10的
th
of
波特率（低） 。表1表示的有效组合
HALF / FULL
信号和参考时钟
频率。表中未列出的组合将导致异常的功能。
表1 ：参考时钟频率选择
HALF / FULL引脚
频率（MHz）
光纤通道@ 1.0625Gb /秒
光纤通道@ 1.0625Gb /秒
千兆以太网@ 1.25GB / s的
千兆以太网@ 1.25 Gb / s的
不允许的。
应用
高
53.125
低
106.25
高
62.5
低
125.0
所有其他组合
第4页
Vitesse公司
半导体公司
741卡莱普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE 传真： （ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
G52297-0 ，版本4.0
04/02/01
Vitesse公司
半导体公司
数据表
VSC7130
双中继器/重定时器
光纤通道和千兆以太网
实施在多节点系统的参考时钟分配可能是困难和昂贵的，如果最优
信号质量来实现。为了减轻这一负担，该VSC7130具有灵活的参考输入
缓冲其可以是单端TTL或差分PECL 。如果单端TTL ，
REFI +
应CON
，连接到该时钟源和
REFI-
应悬空。
REFI-
被偏置到V
DD
/ 2为TTL阈值
孩子。如果一个PECL源时，连接积极的一面
REFI +
和负侧，以
REFI- 。
为了
提供基准时钟到多个设备中，参考时钟输出，
REFO +/- ，
设置这仅仅是一个
PECL缓存版本
REFI +/- 。
在这种方式中，多个VSC7130s可以菊花与链接在一起
REFO
驱动
REFI
下一个设备。当
REFO
是驾驶
REFI ，
a 100
电阻应CON
之间连接的
REFI +
和
REFI- 。
参考时钟，以便产生内部波特率所使用的时钟乘法器单元（ CMU）
时钟。为了最大化的信号质量
TX
和
SO
输出，该
REFI
输入应为最高
质量可能有锋利的边缘和低抖动。占空比失真并不是很重要，因为只有上涨
边缘
REFI
被使用。中央结算系统是一个高性能的模拟PLL倍频其参考时钟频率
昆西20或10根据
HALF / FULL 。
片上PLL使用的单个外部0.1μF的电容器，连接在
CAP0
和
CAP1,
为了控制
环路滤波器。这个电容器应该是一个多层陶瓷电介质，或更好，具有至少一个5V的工作
额定电压和良好的温度系数，即NPO是首选，但X7R是可以接受的。这些电容器
用来减少共模噪声的CMU上的影响，特别是电源噪声。更高
容值的电容提供系统更好的鲁棒性。 NPO是优选的，因为如果为X7R电容器被使用时，
电源噪声的灵敏度将随温度而变化。为了获得最佳的抗噪性，设计师可以使用
3电容电路之间有一个差模电容
CAP0
和
CAP1,
C 1 ，从电容器
CAP0
to
地面，C2和从电容器
CAP1
接地， C3 。较大的值是更好，但0.1μF的是足够的。不过，
如果设计者不能使用3电容电路中，单个差动电容C1是足够的。这些康波
堂费应该从嘈杂的痕迹被隔离。图4是推荐的环路滤波方案。
单独的电源（ VDDA ）和地（ VSSA ）的，以便允许一个单独滤波的功率提供
供给，以降低噪声。图5是推荐的
VDDA
滤波方案。
图4 ：环路滤波电容（推荐线路）
CAP0
VSC7130
CAP1
C1
C2
C3
C1 = C2 = C3 = >0.1μF
多层陶瓷
表面贴装
NPO （首选）或X7R
5V工作电压额定值
图5 ： VDDA过滤（推荐线路）
VDD
L1
L1 =铁氧体磁珠
C1
在高频时的高阻抗
有的直流电阻（ 0.5
)
C2
C3
VSC7130
VDDA
C1=10-33F
C2=0.1F
C3=0.01F-0.001F
VSSA
G52297-0 ，版本4.0
04/02/01
Vitesse公司
半导体公司
741卡莱普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE 传真： （ 805 ） 987-5896 电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第5页
QQ：2881677436 复制
