【Vitesse公司半导体公司先期产品信息VSC7128特点支持ANSI X3T11 1.0625Gb】,IC型号VSC7128QS,VSC7128QS PDF资料,VSC7128QS经销商,ic,电子元器件-51电子网

Vitesse公司

半导体公司

先期产品信息

VSC7128

特点

支持ANSI X3T11 1.0625Gb / s的FC- AL磁盘

附加的弹性

双中继器（ CRU的）提高信号质量

六端口旁路电路（的PBC ）的弹性

双数字信号检测单元（SDU ）

六角端口旁路电路/双中继器

为1.0625 Gb / s的FC- AL磁盘阵列

全差分的最低抖动

可选REFCLK ： 53.125 / 106.25MHz

TTL旁路选择

3.3V供电， 1.3W

64引脚， 14毫米耐热增强型PQFP

概述

该VSC7128包含六个端口旁路电路（的PBC ），双嵌入式时钟恢复单元中继器

（ CRU ）和双信号检测单元（ SDU ）。这些功能集成到一个单一的部件，以最小化电路

尺寸，零件数量，低成本，高频率的路由和抖动积累。总之，它们允许优化设计

的FC-AL的JBOD系统，提供弹性和磁盘驱动器的热插入/移除。在的PBC CON连接gure

在FC- AL环路包含或排除的每个驱动器。中继器重新定时的输入信号，从而衰减

阿婷抖动使下游设备看高振幅，低抖动的信号。将SDU确定是否

CRU的输出是有效的光纤信道信号。磁盘驱动器直接连接到LSO / LSI / SEL引脚

而输入/输出引脚可以连接到任何的FC-AL设备。

VSC7128框图

DISK

DRIVE

DISK

DRIVE

DISK

DRIVE

DISK

DRIVE

DISK

DRIVE

DISK

DRIVE

LSO1+

LSO1-

LSI1+

LSI1-

SEL1

LSO2+

LSO2-

LSI2+

LSI2-

SEL2

LSO3+

LSO3-

LSI3+

LSI3-

SEL3

LSO4+

LSO4-

LSI4+

LSI4-

SEL4

LSO5+

LSO5-

LSI5+

LSI5-

SEL5

SDU1

FAIL1-

上一页设备

IN1+

IN1-

CRU1

OUT2+

OUT2-

PBC1

OUT1+

OUT1-

PBC2

PBC3

PBC4

PBC5

MUX7

PBC6

IN2+

IN2-

CRU2

SDU2

FAILSEL

RFSEL

REFCLK

（五十三分之一百〇六兆赫）

CMU

FAIL2-

SEL8

SEL7

G52177-0 ，修订版2.3

8/31/98

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

下一个设备

第1页

MUX8

LSO6+

LSO6-

LSI6+

LSI6-

SEL6

Vitesse公司

半导体公司

六角端口旁路电路/双中继器

为1.0625 Gb / s的FC- AL磁盘阵列

先期产品信息

VSC7128

功能说明

一个端口旁路电路包含一个差分2 ： 1多路复用器在1.0625 Gb / s的运行。输入到人民银行是

总是传递给中国人民银行的LSOx输出，让磁盘驱动器的显示器循环活动。多路选择要么

盘驱动器的输入， LSIx ，或从先前的PBC的输入作为由SELx输入是去甲确定

马利直接连接到磁盘驱动器EN_BYP输出。当SELx为高电平时，多路转换器选择该磁盘

变频器输入， LSIx 。当SELx为低时，多路复用器绕过磁盘驱动器输入，并传递预先的输出

vious中国人民银行中国人民银行的输出。两个额外的多路复用器帮助路线串行信号。 MUX7通过两种输出

PBC6 （旁路模式）或CRU2 （正常模式），以MUX8 / OUT1取决于SEL7是否是输出

低或高。 MUX8传递CRU1的任一输出或MUX7来PBC1根据输出

是否SEL8是高还是低。

一个TTL参考时钟REFCLK ，所使用的内部时钟乘法器单元（ CMU ）产生波特率

时钟速度为1.0625 Gb /秒。如果RFSEL为高电平时， CMU乘以REFCLK （名义上106.25MHz ）由

10.因素如果RFSEL为低电平时， CMU乘以REFCLK （名义上53.125MHz ）由20倍

用户必须确保RFSEL是为了匹配REFCLK的频率适当地设置。

提供了两个完全集成的时钟恢复单元（ CRU的），以提高信号质量，并确定

是否将输入到中继器是一个有效的光纤信道信号。每个转发器由一个时钟恢复

单元（CRU ）和数字信号检测单元（ SDU）。 CRU的锁定到输入的信号，产生一

恢复的时钟（在1.0625 GHz）的，并使用该时钟重新同步输入信号。恢复的数据

提高了信号质量，由于放大器阳离子和抖动衰减。恢复的数据被重新定时到恢

ERED时钟，不要REFCLK 。 CRU的设计消除了对任何锁定到参考信号，因为

在不存在数据时， CRU锁定到REFCLK自动从而省去了任何克斯特

最终控制电路。

信号检测单元（SDU ）通过检测运行测试小腿的有效的光纤通道数据输出

长度误差（大于5个连续的1或0 ），并且不存在一个7位模式中的K28.5煤焦发现

ACTER要么差距（ “ 0000101 ”或“ 1111010 ” ）的。这K28.5模式应该发生的多次

帧。光纤信道帧的最大长度是2148个字节（或21480编码的比特）和SDU

把时间分成 31微秒的时间间隔（ 2 ^ 15位倍）。在每个时间间隔，所有的游程长度的端部或

该时间间隔内发生K28.5错误在内部存储的状态机驱动的使用

SDU的输出， FAILx- 。

该FAILSEL输入同时控制SDU，并且FAILx-输出提供每个SDU的状态。 FAILSEL

选择由SDU生成两种不同的模式;单帧（ LOW ）或多个帧（ HIGH ）错误

模式。在单张拍摄模式的错误，发生的时间间隔内，任何错误情况导致FAILx-是

该时间间隔后立即LOW断言。 FAILx-遗体后断言，直到紧接无差错

间隔发生。在多帧错误模式， FAILx-是一个包含四个连续的时间间隔后置

错误和保持有效，直到四连冠无差错发生的时间间隔。在多帧的意图

错误模式是允许FAIL1-或FAIL2-被直接连接到多路复用器的控制， SEL8或SEL7 ，为了

到CON组fi gure的部分隔离的IN1或IN2每当有效数据不存在。单帧错误模式允许

用户可以开发自己的算法监测数据和控制MUX8或MUX7 。

第2页

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

G52177-0 ，修订版2.3

8/31/98

Vitesse公司

半导体公司

先期产品信息

VSC7128

AC特性

六角端口旁路电路/双中继器

为1.0625 Gb / s的FC- AL磁盘阵列

图1 ： AC时序图

INx的+/- ，

LSIx +/-

LSOx +/- ，

的OUTx +/-

80%

20%

REFCLK

IH（分钟）

白细胞介素（最大）

表1 ：交流特性

（在推荐的工作条件）。

参数

描述

差分输入/输出

从IN， LSI延迟到LSO ，

OUT

差分输出上升/下降时间

参考时钟要求

REFCLK输入上升/下降时间

REFCLK频率

—

105

52.5

9.2

18.5

-200

2.5

2.0

108

9.53

19.0

+200

—

兆赫

V之间

白细胞介素（最大）

和V

IH（分钟）

106.25 MHz的标称如果RFSEL是

高

53.125 MHz的标称如果RFSEL是

低

RFSEL = HIGH

RFSEL = LOW

之间的最大频偏

10倍或20倍的REFCLK和数据

率的串行输入CRU的。

测量1.5V

从V

IL （ MIN ）

到V

IH（分钟）

或V

IH（ MAX）的

到V

白细胞介素（最大）

0.25

—

7.0

300

75欧姆的负载

在20％和80％的

以抽样方式进行测试

分钟。

马克斯。

单位

条件

, T

REFCLK期

频率偏移

REFCLK占空比

REFCLK输入高电平/低电平的时间

PPM

NS 。

G52177-0 ，修订版2.3

8/31/98

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

第3页

Vitesse公司

半导体公司

六角端口旁路电路/双中继器

为1.0625 Gb / s的FC- AL磁盘阵列

先期产品信息

VSC7128

DC特性

（在推荐的工作条件）。

参数

IN（ DF ）

OUT75

OUT50

描述

输入高电压（ TTL ）

输入低电压（ TTL ）

输入大电流（ TTL ）

输入低电流（ TTL ）

输出高电压（ TTL ）

输出低电压（ TTL ）

电源电压

功耗

电源电流

PECL输入摆幅

PECL输出摆幅： LSO ， OUT

民

2.0

—

2.4

—

3.14

—

300

1200

典型值

—

1.3

390

—

最大

5.5

0.8

500

-500

—

0.5

3.47

2.1

620

2600

2200

单位

MVP -P

—

条件

= 2.4 V

= 0.5 V

= -1.0mA

= + 1.0毫安

= 3.3V + 5%

输出打开，V

= V

最大

输出打开，V

= V

最大

交流耦合的。

内部偏置在V

75Ω到V

– 2.0 V

50Ω到V

– 2.0 V

绝对最大额定值

(1)

电源电压（V

)..............................................................................................................-0.5V为+ 4V

PECL输入直流电压......................................................................................................... -0.5V到V

+0.5V

TTL DC输入Voltage.......................................................................................................................-0.5V至5.5V

直流电压适用于TTL输出............................................ ........................................ -0.5V到V

+ 0.5V

TTL输出电流................................................................................................................................. +/- 50毫安

PECL输出电流............................................................................................................................... +/- 50毫安

外壳温度下偏置........................................................................................................ -55

+125

存储Temperature...................................................................................................................... -65

到+ 150

最大输入ESD（人体模型） .......................................... .................................................. .. 1500 V

推荐工作条件

电源Voltage................................................................................................................3.3V ±5％以内

工作环境温度范围.............................................. ................. 0

C环境为+90

C外壳

注意事项：

1 ）注意： “绝对最大额定值”，强调可应用于设备一次，而不会造成per-

永久性的损坏。在功能上面列出的值是不是暗示。接触这些值长时间可能

影响器件的可靠性。

第4页

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

G52177-0 ，修订版2.3

8/31/98

Vitesse公司

半导体公司

先期产品信息

VSC7128

输入结构

六角端口旁路电路/双中继器

为1.0625 Gb / s的FC- AL磁盘阵列

两个输入结构存在于这部分; TTL和高速，差分输入。该TTL输入接口会

面对任何TTL或3.3V或5V CMOS输出。高速，差分输入的本意是交流

按照FC -PH特定网络耦合的阳离子。被AC耦合，高速，差分输入缓冲器是有偏见

在V

/ 2 。请参考图2为高速，差分输入结构。

图2 ：输入结构

+3.3 V

输入

当前

极限

GND

REFCLK和TTL输入

+3.3 V

输入

所有电阻

3.3K

GND

高速差分输入

（ RX + / RX- ）

G52177-0 ，修订版2.3

8/31/98

Vitesse公司

半导体公司

741卡莱普莱诺，卡马里奥，CA 93012 805 / 388-3700 传真： 805 / 987-5896

第5页