VP2614
VP2614
H.261视频解复用器
在1995年6月的数字视频& DSP芯片手册， HB3923-2替代版本
DS3735 - 1996年3.2月
特点
描述
该VP2614视频解复用器形成了敏迪的一部分
对于视频会议的半导体芯片组，视频TE-
lephony和多媒体应用。它提取视频纸张
从rameters和运行长度编码的DCT系数
H.261比特流。的数据的元件，其已
可变长度根据本说明书中的编码是否变形
在装置内的编码。它产生标记的数据，对齐到
宏块的定时结构，其格式为所需的
VP2615解码器。边信息和状态位另行
得非常好提供给系统控制器。
该VP2614将接受数据最多的4兆比特的峰值速率
每秒，但平均速率高达每秒2兆比特。
输入的突发性，与事实每一起
编码图象不使用的比特数相同，需要
提供一个接收到的数据的缓冲区。由于VP2615
解码器接收宏块的数据变得可用，它
没有必要为一个完整的经译码提供存储
图片。最坏情况分析已表明的缓冲器大小
256K位是足够的实践比特率最高可达2MB /秒。
引入序列是编码具有严格的语法，并且
该VP2614必须确定和调整与此前序列
正确的解码是可能的。存储这个调整是
包含外部缓冲区中。该设备的显示器
锁总是有效，并且向系统控制器的报告。错误
校正位被忽略。
s
s
s
s
s
s
s
完全集成的H.261视频解复用器
输入的H.261比特流。输出误差校正运行
长度编码系数。
直接接口到VP2615 H.261解码器
提取方信息和状态转移到
系统控制器
专有AP-用户自定义的系统级方案
并发症
/ 40千比特/秒，兆比特之间的平均输入速率
秒。 4兆位/秒的最大峰值输入速率。
100引脚四方扁平封装
相关产品
s
s
s
s
s
VP2611 H.261编码器
VP2612 H.261视频多路复用器
VP2615 H.261解码器
VP520S CIF / QCIF转换器
VP510色彩空间转换器
HD7 ： 0
HA3 ： 0
CEN
WR
RD
VMUX错误
VMUX事件
主机接口
数据
频闪
数据
有效
FRAME
不
准备
校准
合法性
查
变量
长
解码
VP2615
国际米兰
脸
方信息
PMD
2:0
D7:0
DM3 ： 0
DCLK
接受
卜FF器
32K ×8
CNTRL
数据
ADDR
卜FF器
接口
VP2614
图1 ：简化框图
1
VP2614
引脚说明
SIG
LD
LEN
LCLK
LRED
DBUS7 ： 0
DMODE3 ： 0
PM2 ： 0
DCLK
SCLK
HD7 ： 0
HA3 ： 0
WR
RD
CEN
ERR
EVT
B7:0
A14:0
WS
BCS
BEN
TCK
TMS
TDI
TDO
TRST
TOE
水库
TYPE
I
I
I
O
O
O
O
O
I
I / O
I
I
I
I
O
O
I / O
O
O
O
O
I
I
I
O
I
I
I
功能
线路输入数据
当低，线路输入数据是有效的。
线路输入频闪
当低，线数据不能交流
cepted 。
数据和控制总线的VP2615 。
这些输出的识别数据
DBUS7 ： 0 。
标识符的附加信息
上DBUS7 ：0 。不使用的VP2615 。
连续的O / P频闪的DBUS7 ： 0
这是从SCLK衍生总线。
系统时钟。必须是27 MHz的30赫兹
的帧速率。
双向数据总线。
四系统控制器的地址位。
从低电平有效写选通
系统控制器。
从有源低读选通
系统控制器。
低电平有效的芯片从SYS选择
统控制器。
低电平有效输出，表明
成帧和译码错误。
低电平有效输出，表明
该新的图象的状态数据是可用的。
双向数据总线接收
缓冲区。
地址总线接收缓冲区。
低电平有效的写选通接收
缓冲区。
低电平有效选择用于接收
缓冲区。
低电平有效输出使能的
缓冲区。
JTAG测试时钟
JTAG模式选择
JTAG I / P数据
JTAG O / P数据
JTAG复位
当所有的低输出阻抗高
ANCE
上电复位活跃的低功耗
的主要模块运行
帧定位
在H.261中的连续的位流被分成512帧
位在每个帧中的第一个比特是一个8位的帧的一部分
对齐图案。只有在图案序列一点很
坦和检测可以从任何一点开始。为了避免错误
的实际数据内检测，此图案必须重复
前"帧的至少三倍锁"可以考虑
已经实现。
框架锁的检测，因此需要从24个数据
连续的512比特的帧，并在已接收的部分
数据缓冲区为此预留。这种外部RAM是
通过一个小的内部缓冲器，它允许8 CON-支持
secutive位（读取一个字节获得）要同步对
用于对准ously检查与在相应的位
七分靠完整的帧间隔的其它字节。该
搜索比对超过512位只需不到250
微秒与27 MHz的时钟，这小于所述
花时间来接收512位的为2MB最大速率/
第二个。因此，缓冲区域为帧锁定不会溢出。
一旦帧锁定已经实现了它不断
监视使用中的每个帧中的相应位。如果错
发生匹配，那么接下来的四帧同步比特会
检查是否存在错误。如果这四个比特中的任何一个也是错误
然后帧对准的损失是通过设置一个状态宣布
寄存器位，以及寻找新的排列位置将
开始。如果没有这样的错误，然后随机误码
假设并没有进一步采取行动。
在比对损失进行的检查是一种妥协
错误地认为调整已经丢失，而不是之间
检测到帧定位已丢失。概率
在检查中使用的五帧两个随机比特差错的
是依赖于比特率，也错误率。具有高
1差错率： 100000 ，和2MB /秒的比特率，假
检测是可能的，每周一次。 detect-的概率
荷兰国际集团中的帧对准的变化（通过切换而引起
一个新的比特流）是在所述第一五帧46.9％ ，但这种上升
到97.4％后， 12帧已经处理。
控制位允许H261帧进行任何识别或
忽略不计。在后者的情况下帧锁定将始终指示
和数据仍缓冲和处理。数据流是
然后应该包含纯粹的数据和搜索将作出
找到图像起始码。取景时启用18
奇偶校验位从数据中提取的，但单个比特错误
还是可以去未检测到在某些情况下。
注意：
"Barred"低电平有效的信号没有出现在该棒
文本的主体。
2
VP2614
视频LOCK
一旦VP2614已被锁定在所述H261帧它将
开始搜寻20位的唯一图像起始码。一旦
这已被确定的"Video Lock"状态位将被置位，
并且比特流将被翻译的一个代码由代码基础。
视频锁将被丢失并且翻译过程中断
在下列条件下：
1 ）块的图像起始码或组（ GOB ）启动
预计当代码不存在。
2）的码字是无效的情况下，不引起
所得到的匹配。在各可变长度码
位流是由VP2614分析，无效的模式将
力视频锁定的丢失。
3 ）太多系数被传为当前
宏块，因为代码块结束时失踪。
4） GOB编号是不是在正确的范围为operat-
荷兰国际集团模式。
5 ）料滴数不按顺序将导致锁被
丢失又失而复得。
请注意，只有最频繁出现的系数
是可变长编码，其余由一个被表示
转义序列，随后由一个固定长度的代码。内
DC系数也是一个固定长度的代码。这些固定的长度
码有哪些是被禁止的H.261比特模式
说明书中，但它们可能出现比特差错引起的。这些
无效代码由VP2614被困，但不会导致
视频锁定的丢失。相反，运行长度系数
按震级1.当视频锁定的默认值代替
已经丢失的DMODE 3：0输出表明一个等待状态。
当锁被恢复所有丢失的宏块被替换
与固定宏块。
计数维持高达256发生故障1 -
3 ，和一个状态位被置位时，锁被丢失（视频锁
实现位也被清零） 。的输出信号也被提供
其可以，如果需要的话，可以使用中断系统控制 -
LER 。这表明任何引起视频上述错误
锁定丢失，也帧定位错误;交替
它可以用来仅仅指示了帧错误。
当视频锁定已经实现，一个检测
图片或GOB起始码时，预计不会不会
原因锁定的丢失。相反， VP2614将重新同步
到新的起始代码，以及虚设的宏块将是
对于丢失的嘴的产生。这些虚拟块会
定的宏块，并且将导致VP2615解码器，以
从先前解码的图象用数据。注意，视频
LINE
选通I / P
（ LCLK ）
0ns
民
2O + 10ns的
民
LINE I / P
数据
数据有效
锁被实际丢失和重新获得在这些条件下。该
状态位将暂时被设置，然后复位，并且视频
锁定丢失计数器将递增。
同样，在实际的GOB编号任何错误都不能
原因锁定丢失，然后再次上涨。由于连续的
GOB的编号始终由编码器产生的，则该
解码器生成自己的GOB号码，而忽略那些
在比特流中。
A控制位允许系统控制器采取的两个一
动作时视频锁定丢失。无论是VP2614可以
强制重新初始化到下一图片开始码，也可以
放弃解码操作，直到下一个GOB开始
码被检测到。当锁已经失传，新的开始
代码已被发现时， VP2614假定其数量要
从该号码开始正确并启动它自己的序列。
然而，如果在比特流中的下一个号码不是在SE-
quence然后此新号码来启动一个新的序列。
这个过程继续，直到两个连续的数字是
得到的，然后在GOB号码没有进一步检查是
直到制作视频锁再次丢失。该VP2614将产生
"Fixed宏块"以来失踪的GOB号码
视频锁定丢失，并且将这些输出的VP2615
解码器。这然后从先前解码的使用数据
图片为这些宏块。
视频保留位在系统控制中的一个规定
寄存器，强制视频锁立即被丢失。没有
进一步的数据被传递到VP2615 ，而该位被设置，但
接收到的数据缓冲区是不允许填写不必要的。
输入的数据将被刷新了，失去了。当保持位
清除一个图像起始码必须被检测到重新获得
视频锁。该VP2615然后，将与提供的任何
作为新如上所述，之前的GOB的缺失GOB的
图像处理。
冻结帧控制位也被提供。这具有
类似的行动，视频保持位，但它是唯一的
当PTYPE已在图象层解码付诸行动，
而且还设置了一个定格的状态位。如果视频锁定丢失
新的一帧开始之前再冻结帧将成为
主动和搜索将开始一个图像起始码。
尽管冻结帧导致视频锁定丢失时，
VP2614仍然会搜索图像起始码，并将提取
PTYPE时空的参考值。
如果清楚，释放模式控制寄存器位将允许
冻结时，冻结清零被释放的条件，
但在接下来的页眉图片解码只付诸行动。
如果在释放模式位被设置，则冻结条件是唯一的
释放时，在H.261流指定的PTYPE位
这是发生。即使在自动释放已
选择的系统控制器仍然可以监视的长度
该冻结已经生效的时间。然后，它可以强迫一个
通过设置发布模式有点时间后，释放出期
并清除冻结位。
DE- MUX芯
数据
ENABLE （ LEN ）
异步
不
READY O / P
（ LRED ）
注。 是系统时钟周期
图2 ：线路接口时序
一旦视频锁定已经实现，的核心
VP2615将H.261比特流转换为视频参
ETERS和运行长度编码系数。状态机，
这是H.261编码struc-的硬件表现
TURE ，保持在比特流中的当前位置。当
必要的可变长度解码被执行，并且侧
信息，如时间参考和照片类型
信息被存储在寄存器中。
3
VP2614
SCLK
地址
O / P
20ns
最大
CHIP ENABLE /
O / P ENEBALE
TAC
数据的I / P
读周期
写周期
地址
O / P
最大为20ns
芯片
启用
数据
O / P
20ns
最大
写
启用
数据有效
20ns
最大
20ns
最大
有效
DMODE3 ： 0
地址有效
0ns
民
功能
GOB号码
MB数
控制决策
定量值
卧式MV
立式MV
编码模式座
子座无
零运行计数
RLC系数
未使用
未使用
未使用
未使用
未使用
等待状态
10ns
民
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
图3 ：外部缓冲时间
不是所有的这一侧的信息所使用的VP2615 DE-
编码器中，但仍然输出的数据总线上可用
DBUS7 ： 0 。这在部分上附加描述
信息。此外，附加信息可以被检
由系统控制器。
对于完整的解码器系统的要求是这样的
它是理想的VP2614 / 15对来自由运行，并
忽略视频中嵌入的时态引用
比特流。一对则总是处理所述比特流，而当时─
以往的码位是可用的，使用所需的处理速率
为全面30赫兹帧频。操作以这种方式可
解复用器芯成紧密耦合到所述VP2615接口
电路，并没有额外的缓冲是必要的。 DE-的
复用处理，然后锁定到该宏块定时
所需的VP2615结构。
表1.输出码
VP2615接口
该VP2614提供了一个无缝连接的VP2615
解码器。运行长度编码系数和控制信息
灰被发送过DBUS7 ：0总线，并且被标识
由上所述DMODE3的代码：在表1中0总线给定的
VP2614产生被用来选通的连续DCLK
数据到VP2615 。这是通过将系统衍生
由两个时钟，并且当没有数据实际上是可用的
DMODE3 ： 0总线将显示一个等待状态。时序示于
图4中。
该VP2615需要一个宏块及其控制Infor公司
息被调过来一个最低期限，名义上
相当于2048个系统时钟周期，但与津贴
异步DCLK 。等待状态从而为插入
在为了执行这个宏的VP2614必要
期。在正常情况下VP2614不会采取
长于2048个时钟周期，以产生一个宏块，但
大约10 ％的额外的时间可用于之前的每个宏块
在30Hz的帧速率变得不可能维持。
一个宏块转移的开始是由所识别的
存在控制决策字节（ DMODE3 ： 0 = 0010 ）中。
每个宏块槽必须至少包含该控制
决定字节，随后是GOB编号，然后将
宏块数。没有进一步的字节是强制性的。
当高，位0的控制决定字节表示
固定聚积，并在第1位高表示帧间模式
编码。在第2位的高表示该宏块是
过滤，并在第3位高表示运动补偿
SCLK
线路接口
位流输入到该设备由一个异步控制
异步的线路输入选通，其中，当数据是有效的使能
由一个数据有效信号。具体的时序信息见
图2中。
最大输入频率为4兆赫和的上升沿
在选通被用于在内部锁存数据。该VP2614
产生肚里无效时，数据就绪信号
不能接受。此，例如，发生系统中
复位或者接收数据缓冲器溢出。
外部缓冲要求
外部缓冲器必须是一个32K ×8位的静态RAM ，和
必须遵守在图3中给出的时序要求。
正常工作条件下的缓冲器不会溢出，
然而可以想象的是，在一些不可预见的条件
和灰缓冲区可以填写，然后溢出。为此一
缓冲区满标志会在状态寄存器中的一个规定。这
被置位，当缓冲液是90 ％的电量，本身不是一个错误
条件。如果缓冲区继续填充，并最终过
流，然后READY信号线接口变为无效。
溢出的效果是也清除缓冲器和缓冲器
空标志将得到提升。没有状态位来表示
溢出，但缓冲区满的延长期，其后
缓冲器空，可用于推断的条件。
DCLK
O / P
25ns的最大
25ns的最大
DATA FROM
VP2614
DMODE
3:0
数据有效
25ns的最大
数据有效
4
图4 ：输出时序
VP2614
化用。当第7位为高则表明CIF
分辨率是在使用，但VP2615不使用此信息
化。相反，主机控制器必须提供该信息。
该VP2615本质上是一个宏块处理器哪
产生经解码的数据中定义的屏幕上的位置
由GOB和宏块数。由于H.261试样
fication允许宏块被跳过，那么VP2614
生成的虚拟固定宏块，如果有必要（见
以下），其仍然由2048个时钟周期分隔开。
之后，同样的视频锁已经重新获得了VP2614会
产生固定宏块为那些在SE-失踪
quence ，即使这个环绕到下一个画面。
这些步骤确保一个完整的画面，包含
在必要的时候，总是由供给虚设数据
VP2614 。在控制决策的固定聚积位
字节被设置在需要的伪数据，以及帧内模式
指定解码。这使得VP2615到输出
从先前解码的图像，宏块数据而
已经是在帧存储。
系统控制器接口
传统的微处理器接口用于consist-
荷兰国际集团的一个字节宽的双向数据总线， 4个地址位，一
芯片使能和独立的读写选通。详细
时序图5中给出。
另外两个输出端提供可用于作为
如果有必要中断。这些可以通过控制位来禁止。
当错误中断源置，误差信号
表示发生在FEC帧对齐错误
换货模块。帧锁定失落的状态位也被设置。该
输出信号通过读状态寄存器中，将自动清零
重新设置时帧对准被再次实现。如果
主机已强制排列的损失则误差不走
主动当失锁，但还是会去主动当锁重
获得。
当错误中断源位被清除，则
ERR输出也变活跃时，视频锁定丢失。阅读
状态寄存器将detemine的ERR的真正原因
中断。
EVT的信号使控制器与同步
图象相关的参数从比特流中提取。它
变为有效时，新的图像状态的数据是可用的，如不
在状态寄存器A.该位及图片就绪位
输出信号被清除时，任何状态寄存器被读取。
2宏块周期通过所述流水线延迟
VP2615解码器将会给控制器的时间作出反应，
影响图像的最终输出的变化的PTYPE
问题。当PTYPE指定CIF和之间的变化
QCIF ，控制器具有时间量相当于
之前，它需要通知的第一个GOB解码所需
VP2615在操作中的变化。
的地址和各种控制功能和
状态寄存器在下面给出。设置控制位总
执行所指定的功能，并在一个状态高的寄存
之三表示状态是真实的。所有错误计数器饱和，在他们的
最大值，并且从改变而防止
被读出。
附加信息
图片类型， PSPARE和GSPARE信息不
所使用的VP2615解码器。在未来或专有用途
H.261这些信息可能会成为相当大，并
有用到系统中的其他设备。这可以方便地
通过使用DBUS7提供： 0总线时DMODE3 ： 0总线
指示等待状态的存在和不存在有用
信息的VP2615 。另外一个控制总线PM2 ： 0
定义为存在的附加信息，与
下面给出编码：
PM2 ： 0
000
001
010
011
100
111
附加参数
时间参考
GSPARE转移
PSPARE转移
PTYPE转移
量化步长值
目前的数据是，规定通过DMODE3 ： 0
读周期
地址
tSH的
芯片
SELECT
读
频闪
TAC
数据
OUT
TLZ
太赫兹
数据有效
数据
IN
TAS
TRS
TAH
三
写
频闪
芯片
SELECT
TAS
交易平台
地址
写周期
tSH的
TAH
TWI
TWA
TDS
数据有效
TDH
特征
编辑部地址建立时间
地址保持时间
CIP选择成立时间
芯片选择保持时间
闪光灯在活动时间
数据访问时间
延迟O / P的低Z
延迟O / P的高阻
符号
TAS
TAH
TRS
tSH的
三
TAC
TLZ
太赫兹
民
10ns
10ns
10ns
2ns
“ NS
6ns
最大
特征
记
是的时期
输入时钟
编辑部地址建立时间
地址保持时间
芯片选择成立时间
芯片选择保持时间
闪光灯在活动时间
选通有效时间
数据建立时间
数据保持时间
符号
TAS
TAH
交易平台
tSH的
TWI
TWA
TDS
TDH
民
10ns
10ns
10ns
2ns
3ns
2ns
10ns
10ns
最大
10 + 7ns
25ns
25ns
图5 ：主控制器时序
5
QQ：2881677436 复制
