VIS
描述
4 （字X位x行） ，分别。
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
该VG36644041D ， VG36648041D和VG36641641D是高速67,108,864位同步
动态随机存取存储器，组织为4194304 ×4× 4 ， 2097152 ×8× 4及1,048,576 ×16×
同步DRAM的实现使用流水线架构的高速数据传输。所有输入
并输出与所述clock.The同步DRAM的上升沿同步是兼容
低电压TTL （ LVTTL ）。这些产品被包装在54针TSOPII 。
特点
单3.3V （
±
0.3V ）电源
高速时钟周期时间
-6： 166MHz<3-3-3> ，仅适用于4MX16选项
-7 ： 143MHz<3-3-3> ， 133MHz<2-3-2>
-7L ： 133MHz<3-3-3>
-8H ： 100MHz<2-2-2>
完全同步操作参考时钟上升沿
可以断言在每一个周期中的随机接入列
四银行内部通过A12 & A13 （库选择）控制
字节由LDQM和UDQM为VG36641641D控制
可编程的缠绕顺序（顺序/交织）
可编程突发长度（1， 2 ，4，8和全页）
可编程/ CAS延迟（ 2和3 ）
自动预充电和预充电控制
CBR （自动）刷新和自刷新
X4 ， X8 ， X16组织
?? LVTTL兼容的输入和输出
4096刷新周期/ 64ms的
突发终止突发停止和预充电命令
文档： 1G5-0177
Rev.2
第1页
VIS
P
在配置
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
VG36644041 （ X4 ）
VG36648041 （ X8 ）
VG36641641 （ X16 ）
V
DD
NC
V
DDQ
NC
DQ0
V
SSQ
NC
NC
V
DDQ
NC
DQ1
V
SSQ
NC
V
DD
NC
/ WE
/ CAS
/ RAS
/ CS
A13/BA0
A12/BA1
A
10
A
0
A
1
A
2
A
3
V
DD
V
DD
DQ0
V
DDQ
NC
DQ1
V
SSQ
NC
DQ2
V
DDQ
NC
DQ3
V
SSQ
NC
V
DD
NC
WE
/ CAS
/ RAS
/ CS
A13/BA0
A12/BA1
A
10
A
0
A
1
A
2
A
3
V
DD
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
V
DD
LDQM
WE
/ CAS
/ RAS
/ CS
A13/BA0
A12/BA1
A
10
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
UDQM
CLK
CKE
NC
V
SS
DQ7
V
SSQ
NC
DQ6
V
DDQ
NC
DQ5
V
SSQ
NC
DQ4
V
DDQ
NC
V
SS
NC
DQM
CLK
CKE
NC
V
SS
NC
V
SSQ
NC
DQ3
V
DDQ
NC
NC
V
SSQ
NC
DQ2
V
DDQ
NC
V
SS
NC
DQM
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
引脚说明
引脚名称
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0 DQ15
功能
主时钟
时钟使能
芯片选择
行地址选通
列地址选通
写使能
数据I / O
引脚名称
DQM
A0-11
BA0,1
V
DD
V
DDQ
V
SS
V
SSQ
功能
DQ面膜启用
地址输入
银行地址
电源
电源为DQ
地
地面DQ
文档： 1G5-0177
Rev.2
第2页
VIS
框图
CLK
CKE
时钟
发电机
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
地址
模式
注册
行解码器
ROW
地址
卜FF器
＆放大器;
刷新
计数器
组D
C银行
B组
银行
命令解码器
检测放大器
控制逻辑
COLUMN
地址
卜FF器
＆放大器;
BURST
计数器
列译码器&
闩锁电路
输入输出&
卜FF器
闩锁电路
CS
RAS
CAS
WE
DQM
数据控制电路
DQ
文档： 1G5-0177
Rev.2
第3页
VIS
引脚功能
符号
CLK
CKE
输入
输入
输入
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
功能
Maste时钟：其它输入信号referenecd到CLK上升沿
时钟使能： CKE高激活，并且CKE低停用内部时钟信号，
装置的输入缓冲器和输出驱动器。停用时钟提供了预充电
掉电和自刷新操作（所有银行闲置） ，或ACTIVE POWER的
DOWN （行积极参与任何银行） 。
芯片选择： CS ＃启用（注册LOW ）和禁用（注册HIGH ）的COM
命令解码器。当CS ＃注册HIGH的所有命令被屏蔽。 CS ＃提供
就与多家银行系统外的银行选择。 CS＃被认为是部分
的命令代码。
命令输入： RAS ＃ ， CAS ＃和WE ＃ （连同CS ＃ ）定义的命令是
输入。
地址输入：提供行地址为ACTIVE命令，并且列
地址和自动预充电位读/写命令，选择一个某些地区可能
化在各个银行的存储器阵列的。
行地址由A0 -A11指定。
列地址由A0 -A9 （X4） / A0 -A8 （ X 8 ）指定/ A0 -A7 （ X16 ）
银行地址输入： BA0和BA1确定哪个银行的积极，读，写或
预充电命令被应用。
地址输入：提供行地址为ACTIVE命令（行地址A0
A10） ，和列地址和自动预充电位用于读/写的COM
码（列地址A0- A7与A10定义自动预充电） ，选择一个
位置在各行的存储器阵列的。
数据输入/输出：数据总线
/ CS
输入
/ RAS ， / CAS ，
/ WE
A0 - A13
输入
输入
BA0,BA1
DQM ， UDQM ，
LDQM
输入
输入
DQ0 - DQ15
V
DD,
V
SS
V
DDQ ，
V
SSQ
I / O
供应电源的存储器阵列和外围电路
供应电源被提供到输出缓冲器只
文档： 1G5-0177
Rev.2
第4页
VIS
绝对最大额定值
s
参数
电源电压
电源电压输出
输入电压
输出电压
短路输出电流
功耗
工作温度
储存温度
符号
V
DD
V
DDQ
V
I
V
O
I
O
P
D
T
选择
T
英镑
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
条件
相到V
SS
相到V
SSQ
相到V
SS
相到V
SSQ
T
a
= 25 °C
价值
-0.5到4.6
-0.5到4.6
-0.5到V
DD
+0.5
-0.5到V
DDQ
+0.5
50
1
0到70
-65到150
单位
V
V
V
V
mA
W
°C
°C
小心
该设备暴露在压力超过上述绝对最大额定值可能会造成永久性的损害。该
设备并不意味着在此操作部分中描述的限制之外的条件下进行操作
规范。长期在绝对最大额定值条件下工作会影响器件的可靠性。
推荐工作条件（T
a
= 070 ℃，除非另有说明）
参数
电源电压
电源电压DQ
地
地面DQ
高电平输入电压（所有输入）
低电平输入电压（所有输入）
符号
V
DD
V
DDQ
V
SS
V
SSQ
V
IH
V
IL
范围
分钟。
3.0
0
3.0
0
2.0
-0.3
典型值。
3.3
0
3.3
0
马克斯。
3.6
0
3.6
0
V
DD
+ 0.3
0.8
单位
V
V
V
V
V
V
引脚电容（钽= 0 70 ° C，V
DD
= V
DDQ
= 3.3
±
0.3V , V
SS
= V
SSQ
= 0V时，除非另有说明）
参数
输入电容，地址&控制引脚
输入电容， CLK引脚
数据输入/输出电容
符号
C
IN
C
CLK
C
I / O
民
2.5
2.5
4.0
最大
3.8
3.5
6.5
单位
pF
pF
pF
文档： 1G5-0177
Rev.2
第5页
VIS
描述
4 （字X位x行） ，分别。
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
该VG36644041D ， VG36648041D和VG36641641D是高速67,108,864位同步
动态随机存取存储器，组织为4194304 ×4× 4 ， 2097152 ×8× 4及1,048,576 ×16×
同步DRAM的实现使用流水线架构的高速数据传输。所有输入
并输出与所述clock.The同步DRAM的上升沿同步是兼容
低电压TTL （ LVTTL ）。这些产品被包装在54针TSOPII 。
特点
单3.3V （
±
0.3V ）电源
高速时钟周期时间
-6： 166MHz<3-3-3> ，仅适用于4MX16选项
-7 ： 143MHz<3-3-3> ， 133MHz<2-3-2>
-7L ： 133MHz<3-3-3>
-8H ： 100MHz<2-2-2>
完全同步操作参考时钟上升沿
可以断言在每一个周期中的随机接入列
四银行内部通过A12 & A13 （库选择）控制
字节由LDQM和UDQM为VG36641641D控制
可编程的缠绕顺序（顺序/交织）
可编程突发长度（1， 2 ，4，8和全页）
可编程/ CAS延迟（ 2和3 ）
自动预充电和预充电控制
CBR （自动）刷新和自刷新
X4 ， X8 ， X16组织
?? LVTTL兼容的输入和输出
4096刷新周期/ 64ms的
突发终止突发停止和预充电命令
文档： 1G5-0177
Rev.2
第1页
VIS
P
在配置
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
VG36644041 （ X4 ）
VG36648041 （ X8 ）
VG36641641 （ X16 ）
V
DD
NC
V
DDQ
NC
DQ0
V
SSQ
NC
NC
V
DDQ
NC
DQ1
V
SSQ
NC
V
DD
NC
/ WE
/ CAS
/ RAS
/ CS
A13/BA0
A12/BA1
A
10
A
0
A
1
A
2
A
3
V
DD
V
DD
DQ0
V
DDQ
NC
DQ1
V
SSQ
NC
DQ2
V
DDQ
NC
DQ3
V
SSQ
NC
V
DD
NC
WE
/ CAS
/ RAS
/ CS
A13/BA0
A12/BA1
A
10
A
0
A
1
A
2
A
3
V
DD
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
V
DD
LDQM
WE
/ CAS
/ RAS
/ CS
A13/BA0
A12/BA1
A
10
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
UDQM
CLK
CKE
NC
V
SS
DQ7
V
SSQ
NC
DQ6
V
DDQ
NC
DQ5
V
SSQ
NC
DQ4
V
DDQ
NC
V
SS
NC
DQM
CLK
CKE
NC
V
SS
NC
V
SSQ
NC
DQ3
V
DDQ
NC
NC
V
SSQ
NC
DQ2
V
DDQ
NC
V
SS
NC
DQM
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
引脚说明
引脚名称
CLK
CKE
/ CS
/ RAS
/ CAS
/ WE
DQ0 DQ15
功能
主时钟
时钟使能
芯片选择
行地址选通
列地址选通
写使能
数据I / O
引脚名称
DQM
A0-11
BA0,1
V
DD
V
DDQ
V
SS
V
SSQ
功能
DQ面膜启用
地址输入
银行地址
电源
电源为DQ
地
地面DQ
文档： 1G5-0177
Rev.2
第2页
VIS
框图
CLK
CKE
时钟
发电机
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
地址
模式
注册
行解码器
ROW
地址
卜FF器
＆放大器;
刷新
计数器
组D
C银行
B组
银行
命令解码器
检测放大器
控制逻辑
COLUMN
地址
卜FF器
＆放大器;
BURST
计数器
列译码器&
闩锁电路
输入输出&
卜FF器
闩锁电路
CS
RAS
CAS
WE
DQM
数据控制电路
DQ
文档： 1G5-0177
Rev.2
第3页
VIS
引脚功能
符号
CLK
CKE
输入
输入
输入
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
功能
Maste时钟：其它输入信号referenecd到CLK上升沿
时钟使能： CKE高激活，并且CKE低停用内部时钟信号，
装置的输入缓冲器和输出驱动器。停用时钟提供了预充电
掉电和自刷新操作（所有银行闲置） ，或ACTIVE POWER的
DOWN （行积极参与任何银行） 。
芯片选择： CS ＃启用（注册LOW ）和禁用（注册HIGH ）的COM
命令解码器。当CS ＃注册HIGH的所有命令被屏蔽。 CS ＃提供
就与多家银行系统外的银行选择。 CS＃被认为是部分
的命令代码。
命令输入： RAS ＃ ， CAS ＃和WE ＃ （连同CS ＃ ）定义的命令是
输入。
地址输入：提供行地址为ACTIVE命令，并且列
地址和自动预充电位读/写命令，选择一个某些地区可能
化在各个银行的存储器阵列的。
行地址由A0 -A11指定。
列地址由A0 -A9 （X4） / A0 -A8 （ X 8 ）指定/ A0 -A7 （ X16 ）
银行地址输入： BA0和BA1确定哪个银行的积极，读，写或
预充电命令被应用。
地址输入：提供行地址为ACTIVE命令（行地址A0
A10） ，和列地址和自动预充电位用于读/写的COM
码（列地址A0- A7与A10定义自动预充电） ，选择一个
位置在各行的存储器阵列的。
数据输入/输出：数据总线
/ CS
输入
/ RAS ， / CAS ，
/ WE
A0 - A13
输入
输入
BA0,BA1
DQM ， UDQM ，
LDQM
输入
输入
DQ0 - DQ15
V
DD,
V
SS
V
DDQ ，
V
SSQ
I / O
供应电源的存储器阵列和外围电路
供应电源被提供到输出缓冲器只
文档： 1G5-0177
Rev.2
第4页
VIS
绝对最大额定值
s
参数
电源电压
电源电压输出
输入电压
输出电压
短路输出电流
功耗
工作温度
储存温度
符号
V
DD
V
DDQ
V
I
V
O
I
O
P
D
T
选择
T
英镑
VG36644041DT / VG36648041DT / VG36641641DT
CMOS同步动态RAM
条件
相到V
SS
相到V
SSQ
相到V
SS
相到V
SSQ
T
a
= 25 °C
价值
-0.5到4.6
-0.5到4.6
-0.5到V
DD
+0.5
-0.5到V
DDQ
+0.5
50
1
0到70
-65到150
单位
V
V
V
V
mA
W
°C
°C
小心
该设备暴露在压力超过上述绝对最大额定值可能会造成永久性的损害。该
设备并不意味着在此操作部分中描述的限制之外的条件下进行操作
规范。长期在绝对最大额定值条件下工作会影响器件的可靠性。
推荐工作条件（T
a
= 070 ℃，除非另有说明）
参数
电源电压
电源电压DQ
地
地面DQ
高电平输入电压（所有输入）
低电平输入电压（所有输入）
符号
V
DD
V
DDQ
V
SS
V
SSQ
V
IH
V
IL
范围
分钟。
3.0
0
3.0
0
2.0
-0.3
典型值。
3.3
0
3.3
0
马克斯。
3.6
0
3.6
0
V
DD
+ 0.3
0.8
单位
V
V
V
V
V
V
引脚电容（钽= 0 70 ° C，V
DD
= V
DDQ
= 3.3
±
0.3V , V
SS
= V
SSQ
= 0V时，除非另有说明）
参数
输入电容，地址&控制引脚
输入电容， CLK引脚
数据输入/输出电容
符号
C
IN
C
CLK
C
I / O
民
2.5
2.5
4.0
最大
3.8
3.5
6.5
单位
pF
pF
pF
文档： 1G5-0177
Rev.2
第5页
QQ：2880707522 复制
