V58C365164S
64兆位的DDR SDRAM
4M ×16 ， 3.3VOLT
初步
CILETIV LESO M
36
系统频率（F
CK
)
时钟周期时间（T
CK3
)
时钟周期时间（T
CK2.5
)
时钟周期时间（T
CK2
)
275兆赫
3.6纳秒
4.3ns
5.4ns
4
250兆赫
4纳秒
4.8纳秒
6纳秒
5
200兆赫
5纳秒
6纳秒
7.5纳秒
特点
■
4银行X为1Mbit ×16组织
■
与系统的高速数据传输速率
频率高达275 MHz的
■
用于控制数据写入面膜（ DM ）
■
由BA0 & BA1控制四家银行
■
可编程CAS延时： 2 ， 2.5 ， 3
■
可编程的缠绕顺序：顺序
或交织
■
可编程突发长度：
2，4， 8，用于连续型
2，4， 8为交错型
■
自动和控制预充电命令
■
挂起模式和掉电模式
■
自动刷新和自刷新
■
刷新间隔： 4096次/ 64毫秒
■
可提供66引脚400密耳的TSOP -II
■
SSTL - 2兼容的I / O
■
双倍数据速率（ DDR ）
■
双向数据选通（DQS ），用于输入和
输出数据，有源上两边缘
■
片DLL对齐DQ和DQS与过渡
CLK转变
■
差分时钟输入CLK和CLK
■
电源3.3V ± 0.3V
■
VDDQ （ I / O）供电2.5 + 0.2V
描述
该V58C365164S是四银行DDR DRAM
组织成4银行X为1Mbit x 16位的
V58C365164S实现高速数据传输
通过采用芯片架构率的
预取多个位，然后同步
数据输出到系统时钟
所有的控制，地址的，电路是同步的
的发布用的外部支持的正边沿
合股时钟。 I / O事务是可能的两个
DQS的边缘。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。一个顺序和无缝数据速率POS-
sible根据突发长度， CAS延迟和
该设备的速度等级。
设备使用图
操作
温度
范围
0 ° C至70℃
包装外形
JEDEC 66 TSOP II
CLK的周期时间（纳秒）
-36
动力
标准。
-4
-5
L
温度
标志
空白
V58C365164S修订版1.7 2002年3月
1
V58C365164S
CILETIV LESO M
V
茂矽
制成的
58
C
3
6516
4
S
A
牛逼XX
速度
36 （ 275MHZ @ CL3 ）
4 （ 250MHZ @ CL3 ）
5 （ 200MHZ @ CL3 ）
部件
包装， T = TSOP
DDRSDRAM
CMOS
3.3V VDD
2.5V VDDQ
4MX16 ， 4K刷新
4银行
SSTL
部件
转级
66引脚塑料TSOP -II
引脚配置
顶视图
V
DD
DQ
0
V
DDQ
DQ
1
DQ
2
V
SSQ
DQ
3
DQ
4
V
DDQ
DQ
5
DQ
6
V
SSQ
DQ
7
NC
V
DDQ
LDQS
NC
V
DD
NC
LDM
WE
CAS
RAS
CS
NC
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
V
SS
DQ
15
V
SSQ
DQ
14
DQ
13
V
DDQ
DQ
12
DQ
11
V
SSQ
DQ
10
DQ
9
V
DDQ
DQ
8
NC
V
SSQ
UDQS
NC
V
REF
V
SS
UDM
CLK
CLK
CKE
NC
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
引脚名称
CLK ， CLK
CKE
CS
RAS
CAS
WE
UDQS ， LDQS
A
0
–A
11
BA0 ， BA1
DQ
0
-DQ
15
UDM ， LDM
V
DD
V
SS
V
DDQ
V
SSQ
NC
V
REF
差分时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
数据选通（双向）
地址输入
BANK SELECT
数据输入/输出
数据屏蔽
电源（ + 3.3V ）
地
电源的I / O （ + 2.5V ）
地面的I / O
没有连接
参考电压输入
64M
DDR SDRAM
V58C365164S修订版1.7 2002年3月
2
V58C365164S
绝对最大额定值*
MAX 。 UNIT
5
5
pF
pF
框图
列地址
A0 - A7 ， AP ， BA0 ， BA1
行地址
A0 - A11 ， BA0 ， BA1
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
BANK 0
银行1
2银行
列解码器
感测放大器&我（ O）总线
CKE
RAS
CAS
WE
CS
CLK ， CLK
DLL
频闪
将军
数据选通
的DQ
V58C365164S修订版1.7 2002年3月
3
UDM
LDM
CLK
CLK
CILETIV LESO M
电容*
T
A
= 0至70℃ ，V
CC
= 3.3 V
±
0.2 V ， F = 1兆赫
符号
C
I1
C
I2
C
IO
C
CLK
参数
输入电容（A0至A11）的
输入电容
RAS ， CAS，WE ， CS ， CKE
输出电容（ DQ ）
输入电容（ CCLK ， CLK ）
工作温度范围.................. 0 70℃
存储温度范围................- 55 150℃
输入/输出电压.................. -0.3 （V
CC
+0.3) V
电源电压.......................... -0.3 4.6 V
功耗...........................................为2.0W
数据输出电流（短路） ....................... 50毫安
*注意：
注意，超出上述绝对最大的“上市
“，可能导致设备的永久损坏。
暴露在绝对最大额定值条件下，
长时间可能会影响器件的可靠性。
6.5
4
pF
pF
*注：电容进行采样，而不是100 ％测试。
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 256
x 16位
4096 x 256
x 16位
4096 x 256
x 16位
4096 x 256
x 16位
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
I / Q
0
-iq
15
V58C365164S
CILETIV LESO M
信号引脚说明
针
CLK
CLK
CKE
TYPE
输入
信号
脉冲
极性
积极
EDGE
功能
系统时钟输入。除了DQS和话语标记所有输入进行采样上升沿
的CLK 。
输入
水平
高电平有效激活CLK信号为高电平时，并停用CLK信号为低电平时，使
启动或者掉电模式，挂起模式，或自刷新模式。
低电平有效CS使指令译码器时低，禁用命令解码器时，
高。当指令译码器被禁用，新的命令将被忽略，但以前
行动仍在继续。
活性低时采样时钟， CAS ， RAS的正上升沿和WE定义
命令由SDRAM中执行。
为高电平为在两端进行数据的输入和输出。
中心对准到输入数据
边缘对齐，以输出数据
—
在一个银行激活指令周期， A0 -A11定义的行地址（ RA0 - RA11 ）
当在时钟上升沿采样。
在读或写命令周期中， A0 -一个定义的列地址（ CA0 -CAN）
当在时钟的上升沿采样edge.CAn取决于从SDRAM组织：
8M ×8 SDRAM区域CAn = CA8 （页长度= 512位）
除了列地址，A10 （= AP）用于调用autoprecharge操作
在脉冲串的末端的读或写周期。如果A10的高， autoprecharge被选择并
BA0 ， BA1定义了预充电银行。如果A10为低， autoprecharge被禁用。
在一个预充电命令周期，A10 （= AP）功能结合使用BA0和BA1
到哪家银行（ S）控制预充电。如果A10很高，所有四家银行将预充电
同时，无论BA0和BA1的状态。
CS
输入
脉冲
RAS ， CAS
WE
的DQ
输入
脉冲
输入/
产量
脉冲
A0 - A11
输入
水平
BA0,
BA1
DQX
输入
水平
—
选择哪家银行是活跃。
输入/
产量
输入
水平
—
数据输入/输出引脚以相同的方式进行操作在常规的DRAM 。
DM
脉冲
活跃的高写入模式， DM具有零延迟和允许输入作为一个字面具
如果是较低的，但块的写操作，如果是高数据要写入。
电源和地的输入缓冲器和核心逻辑。
VDD ， VSS供应
VDDQ
VSSQ
VREF
供应
—
—
对于输出缓冲隔离电源和接地，以提供改进的噪音
免疫力。
SSTL参考电压输入
输入
水平
—
V58C365164S修订版1.7 2002年3月
4
V58C365164S
扩展模式寄存器的存储数据，用于启用或禁用的DLL。该扩及的默认值
编辑模式寄存器没有定义，因此在扩展模式寄存器必须写上电后的恩
abling或禁用的DLL 。扩展模式寄存器写的是在CS ， RAS，CAS ， WE和主张低
高上BA
0
（在DDR SDRAM应在所有银行预充电与CKE已经写入之前高
扩展模式寄存器） 。地址引脚的状态
0
~ A
11
和BA
1
在相同的周期的CS ，RAS
CAS和WE低被写入扩展模式寄存器。两个时钟周期才能完成该
在扩展模式寄存器写操作。模式寄存器中的内容可以使用相同的改变
操作过程中命令和时钟周期的要求，只要所有银行都处于空闲状态。一
0
用于
对于DLL启用或禁用。在BA “高”
0
用于EMRS 。所有其他地址引脚除A
0
和BA
0
必须设置为低正确EMRS操作。一
1
是用在EMRS指示I / O强度将
1
= 0充满力量，
A
1
= 1个半强度。请参阅下表为具体的代码。
CILETIV LESO M
功能说明
■
上电顺序
下面的序列需要通电。
1.接通电源，并尝试保持CKE处于较低状态（所有其他投入可能是不确定的。 ）
- 之前或同时为VDDQ应用VDD。
- 之前或同时为VTT & Vref的应用VDDQ 。
2.启动时钟和保持稳定的条件至少200us的。
3. 200us的稳定电源和时钟（ CLK ， CLK ）之后的最低，适用NOP &采取CKE高。
4.预充电所有银行。
5.发行EMRS使DLL 。 （要发出“DLL启用”命令，为“低”，以A0 ， “高”，以BA0
和“低”的所有其余的地址引脚， A1 A11和BA1 ）
6.发行模式寄存器设置命令“DLL复位” 。新增200个循环时钟输入的是
以锁定该DLL需要。 （要发出DLL复位命令，为“高”，以A8和“低”到BA0 ）
7.发出预充电命令为设备的所有银行。
8.问题2或更多自动刷新命令。
9.发行模式寄存器设置命令初始化设备操作。
每注1 “DLL enable”命令重置DLL 。因此序列6可在上电时被跳过。取而代之的是，
新增200个循环时钟输入时必须使DLL锁定后的DLL 。
上电顺序&自动刷新（ CBR ）
0
CK ， CK
2时钟分。
2时钟分。
EMRS
太太
复位DLL
预充电
所有银行
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
t
RP
第一汽车
刷新
t
RFC
第二届汽车
刷新
t
RFC
2时钟分。
模式
寄存器集
任何
命令
命令
200
S
上电
到第一个命令
预充电
所有银行
分钟。 200周期
4
5
6
7
8
8
扩展模式寄存器设置（ EMRS ）
V58C365164S修订版1.7 2002年3月
5
QQ：2880707522 复制
