V58C2128(804/404/164)S
高性能
2.5伏128兆位的DDR SDRAM
4银行X的4Mbit ×8 （ 804 ）
4银行X的2Mbit X 16 （ 164 ）
4银行X的8Mbit ×4 （ 404 ）
6
DDR333B
7
DDR266A
7.5ns
7ns
143兆赫
75
初步
特点
■
与系统的高速数据传输速率
频率高达166 MHz的
■
数据面膜写控制
■
由BA0 & BA1控制四家银行
■
可编程CAS延时： 2 ， 2.5
■
可编程的缠绕顺序：顺序
或交织
■
可编程突发长度：
2，4， 8，用于连续型
2，4， 8为交错型
■
自动和控制预充电命令
■
掉电模式
■
自动刷新和自刷新
■
刷新间隔： 4096次/ 64毫秒
■
可提供66引脚400密耳TSOP
■
SSTL - 2兼容的I / O
■
双倍数据速率（ DDR ）
■
双向数据选通（DQS ），用于输入和
输出数据，有源上两边缘
■
片DLL对齐DQ和DQS与过渡
CK转换
■
差分时钟输入CK和CK
■
电源2.5V ± 0.2V
■
QFC选项FET控制。 X4的部分。
*注： DDR 333B支持PC2700模块2.5-3-3时机
DDR 266A支持与2-3-3的时序PC2100模块
DDR 266B支持PC2100模块2.5-3-3时机
DDR 200支持与2-2-2的时序PC1600模块
CILETIV LESO M
8
DDR200
10纳秒
8纳秒
125兆赫
DDR266B
10纳秒
7.5纳秒
133兆赫
时钟周期时间（T
CK2
)
时钟周期时间（T
CK2.5
)
系统频率（F
CK MAX
)
7.5纳秒
6纳秒
167兆赫
描述
该V58C2128 （ 804/404/164 ） S是一个四银行
被划分为4银行DDR DRAM X的4Mbit ×8 （ 804 ）
4银行X的2Mbit ×16 （ 404 ） ，或4银行X的8Mbit ×4
（ 164 ） 。该V58C2128 （ 804/404/164 ）S实现了高
通过使用一个芯片的速度的数据传输率架构设计师用手工
tecture该预取多个位，然后同步
chronizes的数据输出到系统时钟。
所有的控制，地址的，电路是同步的
的发布用的外部支持的正边沿
合股时钟。 I / O事务ocurring两个
DQS的边缘。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。一个顺序和无缝数据速率POS-
sible根据突发长度， CAS延迟和
该设备的速度等级。
设备使用图
操作
温度
范围
0 ° C至70℃
包装外形
JEDEC 66 TSOP II
CK周期时间（纳秒）
-6
动力
-8
-7
-75
标准。
L
温度
标志
空白
V58C2128 （ 804/404/164 ） 2002年S Rev.1.6三月
1
V58C2128(804/404/164)S
66引脚塑料TSOP -II
引脚配置
顶视图
8MB ×16
16MB ×8
32MB ×4
引脚名称
CK ， CK
CKE
CS
RAS
CAS
WE
DQS （ UDQS ， LDQS ）
A
0
–A
11
BA0 ， BA1
差分时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
数据选通（双向）
地址输入
BANK SELECT
DQ的
DM （ UDM ， LDM ）
V
DD
V
SS
V
DDQ
V
SSQ
NC
VREF
QFC
数据输入/输出
数据屏蔽
电源（ + 2.5V ）
地
电源的I / O （ + 2.5V ）
地面的I / O
没有连接
参考电压输入
FET控制
CILETIV LESO M
V
DD
DQ
0
V
DDQ
DQ
1
DQ
2
V
SSQ
DQ
3
DQ
4
V
DDQ
DQ
5
DQ
6
V
SSQ
DQ
7
NC
V
DDQ
LDQS
NC
V
DD
V
DD
DQ
0
V
DDQ
NC
DQ
1
V
SSQ
NC
DQ
2
V
DDQ
NC
DQ
3
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
V
DD
NC
V
DDQ
NC
DQ
0
V
SSQ
NC
NC
V
DDQ
NC
DQ
1
V
SSQ
NC
NC
V
DDQ
NC
NC
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
66
65
64
63
62
61
60
59
58
57
56
V
SS
NC
V
SSQ
NC
DQ
3
V
DDQ
NC
NC
V
SSQ
NC
DQ
2
V
DDQ
NC
NC
V
SSQ
的DQ
NC
V
REF
V
SS
DM
CK
CK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
V
SS
DQ
7
V
SSQ
NC
DQ
5
V
DDQ
NC
DQ
5
V
SSQ
NC
DQ
4
V
DDQ
NC
NC
V
SSQ
的DQ
NC
V
REF
V
SS
DM
CK
CK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
V
SS
DQ
15
V
SSQ
DQ
14
DQ
13
V
DDQ
DQ
12
DQ
11
V
SSQ
DQ
10
DQ
9
V
DDQ
DQ
8
NC
V
SSQ
UDQS
NC
V
REF
V
SS
UDM
CK
CK
CKE
NC
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
QFC / NC QFC / NC QFC / NC
NC
NC
NC
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
WE
CAS
RAS
CS
NC
BA
0
BA
1
AP / A
10
A
0
A
1
A
2
A
3
V
DD
55
66脚TSOP （ II ）
54
13
（ 400mil X 875密耳）
14
53
15
银行地址
52
BA0-BA1
51
16
50
17
行地址
49
18
A0-A11
19
48
20
自动预充电
47
A10
46
21
22
23
24
25
26
27
28
29
30
31
32
33
45
44
43
42
41
40
39
38
37
36
35
34
V58C2128 （ 804/404/164 ）S版本1.6 2002年三月
2
V58C2128(804/404/164)S
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
BANK 0
银行1
2银行
列解码器
感测放大器&我（ O）总线
CKE
CK ， CK
DLL
频闪
将军
数据选通
的DQ
V58C2128 （ 804/404/164 ）S版本1.6 2002年三月
3
QFC
CAS
RAS
WE
DM
CK
CK
CS
CILETIV LESO M
V
茂矽
制成的
58
C
2 128(80/40/16) 4
S
X牛逼XX
速度
6 （ 166MHZ@CL2.5 ）
7 （ 143MHZ@CL2.5 ） ）
75(133MHZ@CL2.5)
8 （ 125MHZ@CL2.5 ）
部件
包装， T = TSOP
DDRSDRAM
CMOS
2.5V
128MB， 4K刷新
x8, x4, x16
4银行
SSTL
部件
转级
框图
32M ×4
列地址
A0 - A9 ， A11 ， AP ， BA0 ， BA1
行地址
A0 - A11 ， BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 1024
x8
4096 x 1024
x8
4096 x 1024
x8
4096 x 1024
x8
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
DQ
0
-DQ
3
V58C2128(804/404/164)S
框图
列地址
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
BANK 0
银行1
2银行
列解码器
感测放大器&我（ O）总线
CKE
RAS
CK ， CK
DLL
频闪
将军
数据选通
的DQ
V58C2128 （ 804/404/164 ）S版本1.6 2002年三月
4
QFC
CAS
WE
DM
CK
CK
CS
CILETIV LESO M
16M ×8
行地址
A0 - A11 ， BA0 ， BA1
A0 - A9 ， AP ， BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 512
x 16位
4096 x 512
x 16位
4096 x 512
x 16位
4096 x 512
x 16位
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
DQ
0
-DQ
7
V58C2128(804/404/164)S
框图
列解码器
感测放大器&我（ O）总线
BANK 0
列解码器
感测放大器&我（ O）总线
银行1
列解码器
感测放大器&我（ O）总线
2银行
列解码器
感测放大器&我（ O）总线
CKE
CK ， CK
DLL
频闪
将军
数据选通
的DQ
电容*
T
A
= 0至70℃ ，V
CC
= 2.5V
±
0.2V ， F = 1兆赫
输入电容
BA0 ， BA1 ， CKE ， CS ， RAS ， （ CAS ，
A0 -A11 ， WE）
输入电容（ CK ， CK ）
数据& DQS I / O容量
输入电容（DM）的
符号
民
C
INI
C
IN2
C
OUT
C
IN3
2
2
4
4
绝对最大额定值*
最大单位
3.0
3.0
5
5.0
pF
pF
pF
pF
*注：电容进行采样，而不是100 ％测试。
工作温度范围.................. 0 70℃
存储温度范围................- 55 150℃
V
DD
电源电压相对于V
SS
.....- 1V至+ 3.6V
V
DDQ
电源电压相对于V
SS
.................................................. ....- 1V至+ 3.6V
VREF与输入电压相对于V
SS
.................................................. ....- 1V至+ 3.6V
I / O引脚电压相对于V
SS
.......................................... -0.5V到V
DDQ
+0.5V
功耗..........................................为1.6W
数据输出电流（短路） ...................... 50毫安
*注意：
注意，超出上述绝对最大的“上市
“，可能导致设备的永久损坏。
暴露在绝对最大额定值条件下，
长时间可能会影响器件的可靠性。
V58C2128 （ 804/404/164 ）S版本1.6 2002年三月
5
QFC
RAS
CAS
WE
DM
CK
CK
CS
CILETIV LESO M
8M ×16
列地址
A0 - A8 ， AP ， BA0 ， BA1
行地址
A0 - A11 ， BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 256
×32位
4096 x 256
×32位
4096 x 256
×32位
4096 x 256
×32位
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
DQ
0
-DQ
15
QQ：2880707522 复制
