【V437432E24V3.3伏32M X 72高性能挂号SDRAM ECC模块初步s168针脚注册E】,IC型号V437432E24V,V437432E24V PDF资料,V437432E24V经销商,ic,电子元器件-51电子网

V437432E24V

3.3伏32M X 72高性能

挂号SDRAM ECC模块

初步

s

168针脚注册ECC 33554432 X 72位

Oganization SDRAM模块

s

利用了高性能的32M ×8 SDRAM

TSOPII -54封装

s

完全的PC板布局兼容英特尔的

修订版1.0模块规格

s

单+ 3.3V （ ± 0.3V ）电源

s

可编程CAS延迟，突发长度和

裹顺序（顺序&交错）

s

自动刷新（ CBR）和自刷新

s

所有的输入，输出是LVTTL兼容

s

8192刷新周期每64毫秒

s

串行存在检测（ SPD ）

速度

GRADE

-75PC ， CL = 2,3

（ 133兆赫）

-75 ， CL = 3

（ 133兆赫）

-10PC ， CL = 2,3

（100 MHz）的

CILETIV LESOM

特点

产品型号

V437432E24VXTG-75PC

V437432E24VXTG-75

V437432E24VXTG-10PC

V437432E24V 1.0版2002年1月

描述

该V437432E24V内存模块组织

33554432 X 72位168针双列直插式

内存模块（ DIMM ）。 X 72注册32M

DIMM采用9茂矽 - 华智32M ×8 ECC SDRAM 。

在X72模块非常适合于使用高

高性能计算机系统中增加

存储密度和快速的访问时间是必需的。

CON组fi guration

32M X 72

1

V437432E24V

前

DQM1

CS0

DU

VSS

A0

A2

A4

A6

A8

A10(AP)

BA1

VCC

CLK0

VSS

DU

CS2

DQM2

DQM3

DU

VCC

NC

CB2*

CB3*

VSS

I/O17

I/O18

针

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84

前

I/O19

I/O20

VCC

I/O21

NC

DU

CKE1

VSS

I/O22

I/O23

I/O24

VSS

I/O25

I/O26

I/O27

I/O28

VCC

I/O29

I/O30

I/O31

I/O32

VSS

CLK2

NC

WP

SDA

SCL

VCC

针

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

101

102

103

104

105

106

107

108

109

110

111

112

后

VSS

I/O33

I/O34

I/O35

I/O36

VCC

I/O37

I/O38

I/O39

I/O40

I/O41

VSS

I/O42

I/O43

I/O44

I/O45

I/O46

VCC

I/O47

I/O48

CB4*

CB5*

VSS

NC

VCC

CAS

DQM4

针

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

后

DQM5

CS1

RAS

VSS

A1

A3

A5

A7

A9

BA0

A11

VCC

CLK1

A12

VSS

CKE0

CS3

DQM6

DQM7

DU

VCC

NC

CB6*

CB7*

VSS

I/O49

I/O50

针

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

157

158

159

160

161

162

163

164

165

166

167

168

后

I/O51

I/O52

VCC

I/O53

NC

DU

NC

VSS

I/O54

I/O55

I/O56

VSS

I/O57

I/O58

I/O59

I/O60

VCC

I/O61

I/O62

I/O63

I/O64

VSS

CLK3

NC

SA0

SA1

SA2

VCC

CILETIV LESOM

针

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

前

VSS

I/O1

I/O2

I/O3

I/O4

VCC

I/O5

I/O6

I/O7

I/O8

I/O9

VSS

I/O10

I/O11

I/O12

I/O13

I/O14

VCC

I/O15

I/O16

CBO *

CB1*

VSS

NC

VCC

WE

DQM0

针

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

引脚配置（正面/背面）

注意事项：

引脚名称

A0–A12

I/O1–I/O64

RAS

CAS

WE

BA0 ， BA1

CKE0 ， CKE1

CS0–CS3

CLK0–CLK3

DQM0–DQM7

VCC

VSS

SCL

地址输入

数据输入/输出

行地址选通

列地址选通

读/写输入

银行选择

时钟使能

芯片选择

时钟输入

数据屏蔽

电源（ +3.3伏）

地

时钟设备检测

CB0–CB7

NC

DU

SA0–A2

SDA

串行数据输出的存在

检测

串行数据的存在

检测

校验位（ X72组织）

无连接

不使用

V437432E24V 1.0版2002年1月

2

V437432E24V

CILETIV LESOM

V

茂矽

制成的

V437432E24V 1.0版2002年1月

模块型号信息

4

3

74

32

E

2

4

V

X

T

摹 - XX

速度

75PC = PC133 CL3,2

75 = PC133 CL3

10PC = PC100 CL3,2

无铅封装

G =金

SDRAM

3.3V

宽度

深度

168 PIN挂号

DIMM X8 COMPONENT

刷新

率8K

部件

包装， T = TSOP

COMPONENT A = 0.17u ， B = 0.14u

转级

LVTTL

4银行

3

V437432E24V

DQM1

I/O9–I/O16

10

BC0–7

10

RCS2

RDQM2

I/O17–I/O24

10

RDQM3

I/O25–I/O32

10

CILETIV LESOM

框图

RWE

RCS0R

RDQM0

I/O1–I/O8

10

DQM我们

I/O1–I/O8

DQM我们

I/O1–I/O8

CS

D1

CS

RDQM5

I/O48–I/O41

10

DQM我们

I/O1–I/O8

CS

D0

RDQM4

I/O40–I/O33

10

DQM我们

I/O1–I/O8

CS

D5

DQM我们

I/O1–I/O8

CS

D4

WE

DQM

I/O1–I/O8

WE

DQM

I/O1–I/O8

CS

D2

CS

D3

RDQM6

I/O49–I/O56

10

RDQM7

I/O57–I/O64

10

V

CC

V

SS

SCL0

SA2

SA1

SA0

SDA

CLK0

WP

47K

WE

DQM

I/O1–I/O8

WE

DQM

I/O1–I/O8

CS

D6

CS

D7

D0-D7 ，注册的DLL

E

2

PROM SPD （ 256字×8位）

C0-C17

D0-D7 ，注册的DLL

SDRAMD–D8

PLL

12 pF的

CS0–CS2

DQM0–7

BA0 ， BA1

A0–A12

RAS

CAS

CKEO

WE

V

CC

雷杰

10K

注册

RCS0–RCS2

RDQM0–7

RBA0–RBA1

RA0–RA12

RRAS

RCAS

RCKE0

RWE

CLK1 ， CLK2 ， CLK3

12 pF的

SDRAMD0–8

V437432E24V 1.0版2002年1月

4

V437432E24V

写入电子

2

在模块亲PROM设备

使用串行存在检测duction协议（I

2

C

同步2线总线）

串行存在检测存储设备 -

2

PROM - 组装到模块。信息

E

化有关模块的配置，速度等是

CILETIV LESOM

字节

数

0

1

2

3

4

内存类型

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

CS潜伏期

WE潜伏期

24

25

26

27

V437432E24V 1.0版2002年1月

串行存在检测信息

SPD-表模块：

十六进制值

函数来描述

SPD的字节数

在串行PD总字节

SPD项值

128

256

SDRAM

13

10

-75PC

80

08

04

0D

0A

-75

80

08

04

0D

0A

-10PC

80

08

04

0D

0A

行地址的数目（不包括BS比特）

列地址数（ X8

SDRAM ）

DIMM银行数量

模块数据宽度

模块的数据宽度（续）

模块接口电平

SDRAM的周期时间在CL = 3

从时钟在CL = 3 SDRAM存取时间

DIMM配置（错误的Det /科尔。）

刷新率/类型

SDRAM宽度，主

错误检查SDRAM的数据宽度

最小时钟延迟从背靠背

随机列地址

突发长度支持

SDRAM银行数量

支持CAS潜伏期

1

72

0

LVTTL

7.5纳秒/ 10.0纳秒

5.4纳秒/ 6.0纳秒

ECC

自刷新， 7.8μs

x8

N / A / X8

t

CCD

= 1 CLK

1, 2, 4, 8

4

CL = 2,3

CS延迟= 0

WL = 0

注册/缓冲。

VCC TOL ±10 ％

7.5纳秒/10.0 NS

01

48

00

01

75

54

02

82

08

01

48

00

01

75

54

02

82

08

01

48

00

01

A0

60

02

82

08

01

0F

04

06

01

1F

0E

75

0F

04

06

01

1F

0E

A0

0F

04

06

01

1F

0E

A0

SDRAM DIMM模块属性

SDRAM的设备属性：一般

最小时钟周期时间CAS延时

=2

最大数据存取时间从时钟为

CL = 2

最小时钟周期时间在CL = 1

最大数据存取时间从时钟在

CL = 1

最小行预充电时间

5.4纳秒/ 6.0纳秒

54

60

不支持

00

15纳秒/ 20纳秒

0F

14

5