V4374128C24V
1GB 168 -PIN户籍
PLL ECC SDRAM DIMM
3.3伏128M X 72
描述
初步
s
168针脚注册ECC 134217728 X 72位
Oganization SDRAM模块
s
利用在高性能64M ×4 SDRAM
SOC套餐
s
完全的PC板布局兼容英特尔的
修订版1.2模块规格
s
单+ 3.3V （ ± 0.3V ）电源
s
可编程CAS延迟，突发长度和
裹顺序（顺序&交错）
s
自动刷新（ CBR）和自刷新
s
所有的输入，输出是LVTTL兼容
s
8192刷新周期每64毫秒
s
串行存在检测（ SPD ）
s
产品型号
速度
GRADE
CON组fi guration
128M X 72
CILETIV LESOM
特点
V4374128C24VXXG-75
V4374128C24V修订版1.1 2002年1月
该V4374128C24V内存模块
组织在一个168引脚双列134217728 X 72位
直插式内存模块（ DIMM ） 。在128M X 72
注册的DIMM采用36茂矽 - 华智64M ×4
ECC SDRAM 。在X72登记模块适用
为高性能计算机系统中使用
其中，增加的内存密度和快速访问
时间是必需的。
V4374128C24VXXG - 75PC -75PC ， CL = 2,3
（ 133兆赫）
-75 ， CL = 3
（ 133兆赫）
128M X 72
V4374128C24VXXG - 10PC -10PC ， CL = 2,3
（100 MHz）的
128M X 72
1
V4374128C24V
前
DQM1
CS0
DU
VSS
A0
A2
A4
A6
A8
A10(AP)
BA1
VCC
VCC
CLK0
VSS
DU
CS2
DQM2
DQM3
DU
VCC
NC
NC
CB2
CB3
VSS
I/O17
I/O18
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
I/O19
I/O20
VCC
I/O21
NC
DU
CKE1*
VSS
I/O22
I/O23
I/O24
VSS
I/O25
I/O26
I/O27
I/O28
VCC
I/O29
I/O30
I/O31
I/O32
VSS
CLK2*
NC
WP
SDA
SCL
VCC
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
VSS
I/O33
I/O34
I/O35
I/O36
VCC
I/O37
I/O38
I/O39
I/O40
I/O41
VSS
I/O42
I/O43
I/O44
I/O45
I/O46
VCC
I/O47
I/O48
CB4
CB5
VSS
NC
NC
VCC
CAS
DQM4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1
RAS
VSS
A1
A3
A5
A7
A9
BA0
A11
VCC
CLK1*
A12
VSS
CKE0
CS3
DQM6
DQM7
DU
VCC
NC
NC
CB6
CB7
VSS
I/O49
I/O50
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
I/O51
I/O52
VCC
I/O53
NC
DU
雷杰
VSS
I/O54
I/O55
I/O56
VSS
I/O57
I/O58
I/O59
I/O60
VCC
I/O61
I/O62
I/O63
I/O64
VSS
CLK3*
NC
SA0
SA1
SA2
VCC
CILETIV LESOM
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
VSS
I/O1
I/O2
I/O3
I/O4
VCC
I/O5
I/O6
I/O7
I/O8
I/O9
VSS
I/O10
I/O11
I/O12
I/O13
I/O14
VCC
I/O15
I/O16
CBO
CB1
VSS
NC
NC
VCC
WE
DQM0
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
引脚配置（正面/背面）
注意事项：
*
这些引脚没有这个模块中使用。
引脚名称
A0–A12
I/O1–I/O64
RAS
CAS
WE
BA0 ， BA1
CKE0
CS0 ， CS2
CLK0–CLK3
DQM0–DQM7
VCC
VSS
SCL
地址输入
数据输入/输出
行地址选通
列地址选通
读/写输入
银行选择
时钟使能
芯片选择
时钟输入
数据屏蔽
电源（ +3.3伏）
地
时钟设备检测
CB0–CB4
NC
雷杰
DU
SA0–A2
SDA
串行数据输出的存在
检测
串行数据的存在
检测
校验位（ X72组织）
无连接
注册启用
不使用
V4374128C24V修订版1.1 2002年1月
2
V4374128C24V
CILETIV LESOM
V
茂矽
制成的
模块型号信息
4
3
74 128
C
2
4
V
X
X
摹 - XX
速度
75PC = PC133 CL3,2
75 = PC133 CL3
10PC = PC133 CL3,2
无铅封装
G =金
SDRAM
3.3V
宽度
深度
168 PIN挂号
DIMM X4 COMPONENT
刷新
率8K
部件
包装S = SOC
COMPONENT A = 0.17um
REV B级= 0.14um
LVTTL
4银行
V4374128C24V修订版1.1 2002年1月
3
V4374128C24V
CILETIV LESOM
框图
RS0
RS1
RDQMB0
DQ0
DQ1
DQ2
DQ3
DQM CS
DQ0
DQ1 U11
DQ2
DQ3
DQM CS
DQ0
DQ1 U12
DQ2
DQ3
DQM CS
DQ0
DQ1 U29
DQ2
DQ3
DQM CS
DQ0
DQ1 U30
DQ2
DQ3
RDQMB4
DQ32
DQ33
DQ34
DQ35
DQM CS
DQ0
DQ1 U1
DQ2
DQ3
DQM CS
DQ0
DQ1 U2
DQ2
DQ3
DQM CS
DQ0
DQ1 U19
DQ2
DQ3
DQM CS
DQ0
DQ1 U20
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
RDQMB1
DQ8
DQ9
DQ10
DQ11
DQM CS
DQ0
DQ1 U13
DQ2
DQ3
DQM CS
DQ0
DQ1 U14
DQ2
DQ3
DQM CS
DQ0
DQ1 U5
DQ2
DQ3
DQM CS
DQ0
DQ1 U31
DQ2
DQ3
DQM CS
DQ0
DQ1 U32
DQ2
DQ3
DQM CS
DQ0
DQ1 U23
DQ2
DQ3
DQ36
DQ37
DQ38
DQ39
RDQMB5
DQ40
DQ41
DQ42
DQ43
DQM CS
DQ0
DQ1 U3
DQ2
DQ3
DQM CS
DQ0
DQ1 U4
DQ2
DQ3
DQM
DQ0
DQ1 U6
DQ2
DQ3 CS
DQM CS
DQ0
DQ1 U21
DQ2
DQ3
DQM CS
DQ0
DQ1 U22
DQ2
DQ3
DQM
DQ0
DQ1 U24
DQ2
DQ3 CS
DQ12
DQ13
DQ14
DQ15
DQ44
DQ45
DQ46
DQ47
CB0
CB1
CB2
CB3
RS2
RS3
RDQMB2
DQ16
DQ17
DQ18
DQ19
DQM CS
DQ0
DQ1 U15
DQ2
DQ3
DQM CS
DQ0
DQ1 U16
DQ2
DQ3
DQM CS
DQ0
DQ1 U33
DQ2
DQ3
DQM CS
DQ0
DQ1 U34
DQ2
DQ3
CB4
CB5
CB6
CB7
RDQMB6
DQ48
DQ49
DQ50
DQ51
DQM CS
DQ0
DQ1 U7
DQ2
DQ3
DQM CS
DQ0
DQ1 U8
DQ2
DQ3
DQM CS
DQ0
DQ1 U25
DQ2
DQ3
DQM CS
DQ0
DQ1 U26
DQ2
DQ3
DQ20
DQ21
DQ22
DQ23
RDQMB3
DQ24
DQ25
DQ26
DQ27
DQM CS
DQ0
DQ1 U17
DQ2
DQ3
DQM CS
DQ0
DQ1 U18
DQ2
DQ3
DQM CS
DQ0
DQ1 U35
DQ2
DQ3
DQM CS
DQ0
DQ1 U36
DQ2
DQ3
DQ52
DQ53
DQ54
DQ55
RDQMB7
DQ56
DQ57
DQ58
DQ59
DQM CS
DQ0
DQ1 U9
DQ2
DQ3
DQM CS
DQ0
DQ1 U10
DQ2
DQ3
DQM CS
DQ0
DQ1 U27
DQ2
DQ3
DQM CS
DQ0
DQ1 U28
DQ2
DQ3
DQ28
DQ29
DQ30
DQ31
DQ60
DQ61
DQ62
DQ63
U37, U38, U40
RAS
CAS
CKEO
WE
A0-A11
A0-A12
BA0
BA1
S0-S3
DQMB0 - DQMB7
10K
VCC
雷杰
PLL CLK
R
E
G
I
S
T
E
R
S
U41
SCL
WP
47K
RRAS ： SDRAM的U1 - U36
RCAS ： SDRAM的U1 - U36
RCKE0 ： SDRAM的U1 - U36
RWE ： SDRAM的U1 - U36
RA0 - RA11 ： SDRAM的U1 - U36
RA0 - RA12 ： SDRAM的U1 - U36
RBA0 ： SDRAM的U1 - U36
RBA1 ： SDRAM的U1 - U36
RS0-RS3
RDQMB0 - RDQMB7
SPD
U42
A0 A1 A2
SA0 SA1 SA2
U39
CK0
PLL
12pF
CK1-CK3
12pF
VCC
VSS
注： 1.所有的电阻值是10欧姆，除非另有说明
V4374128C24V修订版1.1 2002年1月
SDRAM ×4
SDRAM ×4
SDRAM ×4
SDRAM ×4
SDRAM ×4
SDRAM ×4
SDRAM ×4
SDRAM ×4
SDRAM ×4
寄存器X 3
SDRAM的U0 - U35
SDRAM的U0 - U35
U1 - U36 = MT48BLC32M4A2F的SDRAM （ 512MB ）
U1 - U36 = MT48BLC64M4A2F SDRAM芯片（ 1GB ）
4
V4374128C24V
写入电子
2
在模块亲PROM设备
使用串行存在检测duction协议（I
2
C
同步2线总线）
串行存在检测存储设备 -
2
PROM - 组装到模块。信息
E
化有关模块的配置，速度等是
CILETIV LESOM
SPD-表：
0
1
2
3
4
内存类型
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
CS潜伏期
WE潜伏期
24
25
26
27
串行存在检测信息
字节Num-
BER
函数来描述
SPD的字节数
在串行PD总字节
十六进制值
SPD项值
128
256
SDRAM
13
11
-75PC
80
08
04
0D
0B
-75
80
08
04
0D
0B
-10PC
80
08
04
0D
0B
行地址的数目（不包括BS比特）
列地址数（ X8
SDRAM ）
DIMM银行数量
模块数据宽度
模块的数据宽度（续）
模块接口电平
SDRAM的周期时间在CL = 3
从时钟在CL = 3 SDRAM存取时间
DIMM配置（错误的Det /科尔。 ）
刷新率/类型
SDRAM宽度，主
错误检查SDRAM的数据宽度
最小时钟延迟从背靠背
随机列地址
突发长度支持
SDRAM银行数量
支持CAS潜伏期
2
72
0
LVTTL
7.5纳秒/ 10.0纳秒
5.4纳秒/ 6.0纳秒
ECC
自刷新， 7.8μs
x4
N / A / X4
t
CCD
= 1 CLK
1, 2, 4, 8
4
CL = 2,3
CS延迟= 0
WL = 0
注册/缓冲
VCC TOL ±10 ％
7.5纳秒/ 10.0纳秒
02
48
00
01
75
54
02
82
04
04
01
02
48
00
01
75
54
02
82
04
04
01
02
48
00
01
A0
60
02
82
04
04
01
0F
04
06
01
01
1F
0E
75
0F
04
06
01
01
1F
0E
A0
0F
04
06
01
01
1F
0E
A0
SDRAM DIMM模块属性
SDRAM的设备属性：一般
最小时钟周期时间CAS延时
=2
最大数据存取时间从时钟为
CL = 2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在
CL = 1
最小行预充电时间
5.4纳秒/ 6.0纳秒
54
60
60
不支持
不支持
00
00
00
00
00
00
15纳秒/ 20纳秒
0F
14
14
V4374128C24V修订版1.1 2002年1月
5
QQ：2881677436 复制
