茂矽
V437216S04V(C)TG-75
3.3伏16M X 72高性能
PC133非缓冲ECC SDRAM
模块
描述
初步
特点
s
168针无缓冲16777216 X 72位
Oganization SDRAM ECC的DIMM
s
利用在高性能8M ×8 SDRAM
TSOPII -54封装
s
完全的PC板布局兼容英特尔的
修订版1.0模块规格
s
+ 3.3V单（
±
0.3V ）电源
s
可编程CAS延迟，突发长度和
裹顺序（顺序&交错）
s
自动刷新（ CBR）和自刷新
s
所有的输入，输出是LVTTL兼容
s
4096刷新周期每64毫秒
s
串行目前检测（SPD）
s
SDRAM性能
组件中使用
t
CK
t
AC
时钟频率（最大）
时钟存取时间CAS
延时= 3
该V437216S04V （ C） TG - 75内存模块
组织在一个168引脚双列16777216 ×64位
直插式内存模块（ DIMM ） 。在16M X 72
内存模块采用18茂矽 - 华智8M ×8
SDRAM 。在X72模块非常适合于使用高
高性能计算机系统中增加
存储密度和快速的访问时间是必需的。
-7
143
5.4
单位
兆赫
ns
s
在133 MHz的操作支持的潜伏期
CL
3
t
RCD
3
t
RP
3
t
RC
8
CLK
V437216S04V(C)TG-75-01
2000 V437216S04V （ C） TG - 75修订版1.2月
1
茂矽
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
VSS
I/O1
I/O2
I/O3
I/O4
VCC
I/O5
I/O6
I/O7
I/O8
I/O9
VSS
I/O10
I/O11
I/O12
I/O13
I/O14
VCC
I/O15
I/O16
CB0
CB1
VSS
NC
NC
VCC
WE
DQM0
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQM1
CS0
DU
VSS
A0
A2
A4
A6
A8
A10(AP)
BA1
VCC
VCC
CLK0
VSS
DU
CS2
DQM2
DQM3
DU
VCC
NC
NC
CB2
CB3
VSS
I/O17
I/O18
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
I/O19
I/O20
VCC
I/O21
NC
DU
CKE1
VSS
I/O22
I/O23
I/O24
VSS
I/O25
I/O26
I/O27
I/O28
VCC
I/O29
I/O30
I/O31
I/O32
VSS
CLK2
NC
WP
SDA
SCL
VCC
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
VSS
I/O33
I/O34
I/O35
I/O36
VCC
I/O37
I/O38
I/O39
I/O40
I/O41
VSS
I/O42
I/O43
I/O44
I/O45
I/O46
VCC
I/O47
I/O48
CB4
CB5
VSS
NC
NC
VCC
CAS
DQM4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
V437216S04V(C)TG-75
后
DQM5
CS1
RAS
VSS
A1
A3
A5
A7
A9
BA0
A11
VCC
CLK1
NC
VSS
CKE0
CS3
DQM6
DQM7
DU
VCC
NC
NC
CB6
CB7
VSS
I/O49
I/O50
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
I/O51
I/O52
VCC
I/O53
NC
DU
NC
VSS
I/O54
I/O55
I/O56
VSS
I/O57
I/O58
I/O59
I/O60
VCC
I/O61
I/O62
I/O63
I/O64
VSS
CLK3
NC
SA0
SA1
SA2
VCC
引脚名称
A0–A11
I/O1–I/O64
RAS
CAS
WE
BA0 ， BA1
CKE0 ， CKE1
CS0–CS3
CLK0–CLK3
DQM0–DQM7
VCC
地址输入
数据输入/输出
行地址选通
列地址选通
读/写输入
银行选择
时钟使能
芯片选择
时钟输入
数据屏蔽
电源（ +3.3伏）
VSS
SCL
SDA
SA0–A2
CB0–CB7
NC
DU
地
时钟设备检测
串行数据输出的存在
检测
串行数据的存在
检测
校验位（ X72组织）
无连接
不使用
2000 V437216S04V （ C） TG - 75修订版1.2月
2
茂矽
产品编号信息
V
泽尔 - 华智
制成的
SDRAM
V437216S04V(C)TG-75
4
3
72
16
S
0
4
V
C
T
G
-
75
133兆赫
（ PC133 3-3-3 ）
金
TSOP
COMPONENT修订级别
BLANK = B REV 。
C = C REV 。
宽度
深度
168 PIN UNBUFFERED
DIMM ×8 COMPONENT
LVTTL
4银行
刷新
RATE 4K
3.3V
V437216S04V(C)TG-75-02
框图
CS1
CS0
DQM0
I/O1–I/O8
10
DQM1
I/O9–I/O16
10
（ BC7 ： 0 ）
DQM CS
I / O1 -I / O8 D16
DQM CS
I / O1 -I / O8 D17
DQM CS
I / O1 -I / O8 D1
DQM CS
I / O1 -I / O8 D9
DQM5
I/O41–I/O48
10
DQM CS
I / O1 -I / O8 D0
DQM CS
I / O1 -I / O8 D8
DQM4
I/O33–I/O40
10
DQM CS
I / O1 -I / O8 D5
DQM CS
I / O1 -I / O8 D13
DQM CS
I / O1 -I / O8 D4
DQM CS
I / O1 -I / O8 D12
CS3
CS2
DQM2
I/O17–I/O24
10
DQM3
I/O25–I/O32
10
E
2
PROM SPD （ 256字×8位）
SA0
SA1
SA2
SCL
SA0
SA1
SA2
SCL
SDA
V
DD
WP
47K
CS
DQM
I / O1 -I / O8 D2
CS
DQM
I / O1 -I / O8 D3
CS
DQM
I / O1 -I / O8 D10
CS
DQM
I / O1 -I / O8 D11
DQM6
I/O49–I/O56
10
DQM7
I/O57–I/O64
10
CS
DQM
I / O1 -I / O8 D6
CS
DQM
I / O1 -I / O8 D7
CS
DQM
I / O1 -I / O8 D14
CS
DQM
I / O1 -I / O8 D15
A11 - A0 ， BA0 ， BA1
D0-D15 (D16, D17)
D0-D15 (D16, D17)
C0-C31, (C32...C35)
D0-D15 (D16, D17)
D0-D15 (D16, D17)
D0-D7 (D16)
V
CC
10K
V
SS
RAS ， CAS ， WE
CKE0
时钟布线
16M X 72
CLK0
CLK1
CLK2
CLK3
5 SDRAM
5 SDRAM
4 SDRAM + 3.3pF
4 SDRAM + 3.3pF
CKE1
D9-D15 (D17)
V437216S04V(C)TG-75-03
2000 V437216S04V （ C） TG - 75修订版1.2月
3
茂矽
串行存在检测信息
串行存在检测存储设备 -
2
PROM - 组装到模块。信息
化有关模块的配置，速度等是
V437216S04V(C)TG-75
写入电子
2
在模块亲PROM设备
使用串行存在检测duction协议（I
2
C
同步2线总线）
SPD-表PC133模块：
十六进制值
字节数
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
函数来描述
SPD的字节数
在串行PD总字节
内存类型
行地址的数目（不包括BS比特）
列地址数（ X8 SDRAM ）
DIMM银行数量
模块数据宽度
模块的数据宽度（续）
模块接口电平
SDRAM的周期时间在CL = 3
从时钟在CL = 3 SDRAM存取时间
DIMM配置（错误的Det /科尔。 ）
刷新率/类型
SDRAM宽度，主
错误检查SDRAM的数据宽度
最小时钟延迟从背靠背随机
列地址
突发长度支持
SDRAM银行数量
支持CAS潜伏期
CS潜伏期
WE潜伏期
SDRAM DIMM模块属性
SDRAM的设备属性：一般
最小时钟周期时间CAS延时= 2
最大数据存取时间从时钟为CL = 2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在CL = 1
最小行预充电时间
最小行主动向行主动延时T
RRD
最低RAS到CAS延迟时间T.
RCD
最低RAS脉冲宽度t
RAS
SPD项值
128
256
SDRAM
12
10
2
72
0
LVTTL
7.5纳秒
5.4纳秒
ECC
自刷新， 15.6
s
x8
N / A / X8
t
CCD
= 1 CLK
1，2， 4，8 &整版
4
CL = 3
CS延迟= 0
WL = 0
非缓冲/无章。
VCC TOL
±
10%
不支持
不支持
不支持
不支持
20纳秒
15纳秒
20纳秒
45纳秒
16Mx72
80
08
04
0C
0A
02
48
00
01
75
54
02
80
08
08
01
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
8F
04
04
01
01
00
0E
00
00
00
00
14
0F
14
2D
2000 V437216S04V （ C） TG - 75修订版1.2月
4
茂矽
SPD-表PC133模块： （续）
V437216S04V(C)TG-75
十六进制值
字节数
31
32
33
34
35
62-61
62
63
64
65-71
72
73-90
91-92
93
94
95-98
99-125
126
127
128+
函数来描述
模块库密度（每行）
SDRAM的输入建立时间
SDRAM的输入保持时间
SDRAM的数据输入建立时间
SDRAM的数据输入保持时间
超集信息（可能在将来使用）
SPD修订
校验和字节0 - 62
制造商的JEDEC的ID代码
制造商的JEDEC的ID代码（续）
生产地点
模块部件号（ ASCII ）
PCB识别码
装配制造日期（年）
组装生产日期（周）
装配序列号
版权所有
英特尔规范频率
版权所有
未使用的存储位置
SPD项值
128兆字节
1.5纳秒
0.8纳秒
1.5纳秒
0.8纳秒
16Mx72
20
15
08
15
08
00
修订版2
02
B1
茂矽
40
00
V437216S04V(C)TG-75
00
64
00
00
T
A
= 0
°
C至70
°
℃; V
SS
= 0 V; V
DD
, V
DDQ
= 3.3V
±
0.3V
限值
符号
V
IH
V
IL
V
OH
V
OL
I
I（L）
I
O（ L）
DC特性
参数
输入高电压
输入低电压
输出高电压（I
OUT
= -2.0毫安）
输出低电压（I
OUT
= 2.0 mA）的
输入漏电流，任何输入
（ 0 V < V
IN
< 3.6 V ，所有其它输入= 0V ）
输出漏电流
（ DQ被禁用， 0V < V
OUT
＆ LT ; V
CC
)
分钟。
2.0
–0.5
2.4
—
–40
马克斯。
V
CC
+0.3
0.8
—
0.4
40
单位
V
V
V
V
A
A
–40
40
2000 V437216S04V （ C） TG - 75修订版1.2月
5
QQ：2880707522 复制
