V436664S24V
3.3伏64M ×64高性能
UNBUFFERED SDRAM模块
初步
CILETIV LESO M
特点
■
168针无缓冲67108864 ×64位
Oganization SDRAM模块
■
利用了高性能的32M ×8 SDRAM
TSOPII -54封装
■
完全的PC板布局兼容英特尔的
修订版1.0模块规格
■
单+ 3.3V （ ± 0.3V ）电源
■
可编程CAS延迟，突发长度和
裹顺序（顺序&交错）
■
自动刷新（ CBR）和自刷新
■
所有的输入，输出是LVTTL兼容
■
8192刷新周期每64毫秒
■
串行目前检测（SPD）
描述
该V436664S24V内存模块组织
67108864 ×64位的168引脚双列直插式的MEM
储器模块（ DIMM ） 。在64M ×64无缓冲
DIMM采用16茂矽 - 华智32M ×8 SDRAM 。该
64模块非常适用于高性能应用
计算机系统中增加了内存densi-
TY和快速的访问时间是必需的。
产品型号
V436664S24VXTG-75PC
速度
GRADE
-75PC ， CL = 2,3
（ 133兆赫）
-75 ， CL = 3
（ 133兆赫）
-10PC ， CL = 2,3
（100 MHz）的
CON组fi guration
64M ×64
V436664S24VXTG-75
64M ×64
V436664S24VXTG-10PC
64M ×64
V436664S24V修订版1.1 2002年3月
1
V436664S24V
前
DQM1
CS0
DU
VSS
A0
A2
A4
A6
A8
A10(AP)
BA1
VCC
VCC
CLK0
VSS
DU
CS2
DQM2
DQM3
DU
VCC
NC
NC
CB2*
CB3*
VSS
I/O17
I/O18
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
I/O19
I/O20
VCC
I/O21
NC
DU
CKE1
VSS
I/O22
I/O23
I/O24
VSS
I/O25
I/O26
I/O27
I/O28
VCC
I/O29
I/O30
I/O31
I/O32
VSS
CLK2
NC
WP
SDA
SCL
VCC
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
VSS
I/O33
I/O34
I/O35
I/O36
VCC
I/O37
I/O38
I/O39
I/O40
I/O41
VSS
I/O42
I/O43
I/O44
I/O45
I/O46
VCC
I/O47
I/O48
CB4*
CB5*
VSS
NC
NC
VCC
CAS
DQM4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1
RAS
VSS
A1
A3
A5
A7
A9
BA0
A11
VCC
CLK1
A12
VSS
CKE0
CS3
DQM6
DQM7
DU
VCC
NC
NC
CB6*
CB7*
VSS
I/O49
I/O50
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
I/O51
I/O52
VCC
I/O53
NC
DU
NC
VSS
I/O54
I/O55
I/O56
VSS
I/O57
I/O58
I/O59
I/O60
VCC
I/O61
I/O62
I/O63
I/O64
VSS
CLK3
NC
SA0
SA1
SA2
VCC
CILETIV LESO M
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
VSS
I/O1
I/O2
I/O3
I/O4
VCC
I/O5
I/O6
I/O7
I/O8
I/O9
VSS
I/O10
I/O11
I/O12
I/O13
I/O14
VCC
I/O15
I/O16
CBO *
CB1*
VSS
NC
NC
VCC
WE
DQM0
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
注意事项：
*
这些引脚没有这个模块中使用。
引脚名称
A0–A12
I/O1–I/O64
RAS
CAS
WE
BA0 ， BA1
CKE0 ， CKE1
CS0–CS3
CLK0–CLK3
DQM0–DQM7
VCC
VSS
SCL
地址输入
数据输入/输出
行地址选通
列地址选通
读/写输入
银行选择
时钟使能
芯片选择
时钟输入
数据屏蔽
电源（ +3.3伏）
地
时钟设备检测
CB0–CB7
NC
DU
SA0–A2
SDA
串行数据输出的存在
检测
串行数据的存在
检测
校验位（ X72组织）
无连接
不使用
V436664S24V修订版1.1 2002年3月
2
V436664S24V
CILETIV LESO M
模块型号信息
V
茂矽
制成的
4
3
66
64
S
2
4
V
X
T
摹 - XX
速度
75PC = PC133 CL3,2
75 = PC133 CL3
10PC = PC133 CL3,2
无铅封装
G =金
SDRAM
3.3V
宽度
深度
168 PIN UNBUFFERED
DIMM X8 COMPONENT
刷新
率8K
部件
包装， T = TSOP
COMPONENT A = 0.17u B = 0.14u
转级
LVTTL
4银行
框图
CS1
CS0
DQM0
I/O1–I/O8
10
DQM1
I/O9–I/O16
10
CS3
CS2
DQM2
I/O17–I/O24
10
DQM3
I/O25–I/O32
10
E
2
PROM SPD （ 256字×8位）
SA0
SA1
SA2
SCL
SA0
SA1
SA2
SCL
SDA
V
DD
WP
47K
DQM CS
I / O1 -I / O8 D0
DQM CS
I / O1 -I / O8 D1
DQM CS
I / O1 -I / O8 D8
DQM CS
I / O1 -I / O8 D9
DQM4
I/O33–I/O40
10
DQM5
I/O41–I/O48
10
DQM CS
I / O1 -I / O8 D4
DQM CS
I / O1 -I / O8 D5
DQM CS
I / O1 -I / O8 D12
DQM CS
I / O1 -I / O8 D13
CS
DQM
I / O1 -I / O8 D2
CS
DQM
I / O1 -I / O8 D3
CS
DQM
I / O1 -I / O8 D10
CS
DQM
I / O1 -I / O8 D11
DQM6
I/O49–I/O56
10
DQM7
I/O57–I/O64
10
CS
DQM
I / O1 -I / O8 D6
CS
DQM
I / O1 -I / O8 D7
CS
DQM
I / O1 -I / O8 D14
CS
DQM
I / O1 -I / O8 D15
A12 - A0 ， BA0 ， BA1
D0-D15
D0-D15
C0-C31
,C32-C42
D0-D7
D0-D15
D0-D7
V
CC
10K
V
SS
RAS ， CAS ， WE
CKE0
时钟布线
16M ×64
CLK0
CLK1
CLK2
CLK3
4 SDRAM + 3.3pF
4 SDRAM + 3.3pF
4 SDRAM + 3.3pF
4 SDRAM + 3.3pF
CKE1
D9-D15
V436664S24V修订版1.1 2002年3月
3
V436664S24V
写入电子
2
在模块亲PROM设备
使用串行存在检测duction协议（I
2
C
同步2线总线）
串行存在检测存储设备 -
2
PROM - 组装到模块。信息
E
化有关模块的配置，速度等是
CILETIV LESO M
串行存在检测信息
SPD-表：
字节Num-
BER
函数来描述
0
1
2
3
4
SPD的字节数
在串行PD总字节
内存类型
行地址的数目（不包括BS比特）
列地址数（ X8
SDRAM ）
DIMM银行数量
模块数据宽度
模块的数据宽度（续）
模块接口电平
SDRAM的周期时间在CL = 3
从时钟在CL = 3 SDRAM存取时间
DIMM配置（错误的Det /科尔。 ）
刷新率/类型
SDRAM宽度，主
错误检查SDRAM的数据宽度
最小时钟延迟从背靠背
随机列地址
突发长度支持
SDRAM银行数量
支持CAS潜伏期
CS潜伏期
WE潜伏期
SDRAM DIMM模块属性
SDRAM的设备属性：一般
最小时钟周期时间CAS延时
=2
最大数据存取时间从时钟为
CL = 2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在
CL = 1
最小行预充电时间
十六进制值
SPD项值
128
256
SDRAM
13
10
-75PC
80
08
04
0D
0A
-75
80
08
04
0D
0A
-10PC
80
08
04
0D
09
5
6
7
8
9
10
11
12
13
14
15
2
64
0
LVTTL
7.5纳秒/ 10.0纳秒
5.4纳秒/ 6.0纳秒
无
自刷新， 7.8μs
x8
N / A / X8
t
CCD
= 1 CLK
1, 2, 4, 8
4
CL = 3，2
CS延迟= 0
WL = 0
非缓冲/无章。
VCC TOL ±10 ％
7.5ns / 10.0纳秒
02
40
00
01
75
54
00
82
08
00
01
02
40
00
01
75
54
00
82
08
00
01
02
40
00
01
A0
60
00
82
08
00
01
16
17
18
19
20
21
22
23
0F
04
06
01
01
00
0E
75
0F
04
06
01
01
00
0E
A0
0F
04
06
01
01
00
0E
A0
24
5.4ns / 6.0纳秒
54
60
60
25
26
不支持
不支持
00
00
00
00
00
00
27
15纳秒/ 20纳秒
0F
14
14
V436664S24V修订版1.1 2002年3月
4
V436664S24V
CILETIV LESO M
SPD-表（续）
字节Num-
BER
函数来描述
28
最小行主动向行主动延迟
t
RRD
最低RAS到CAS延迟时间T.
RCD
最低RAS脉冲宽度t
RAS
模块库密度（每行）
SDRAM的输入建立时间
SDRAM的输入保持时间
SDRAM的数据输入建立时间
SDRAM的数据输入保持时间
超集信息（可能是Fu-使用
TURE ）
SPD修订
校验和字节0 - 62
制造商的JEDEC的ID代码
制造商的JEDEC的ID代码（续）
生产地点
模块部件号（ ASCII ）
PCB识别码
装配制造日期（年）
组装生产日期（周）
装配序列号
版权所有
英特尔规范频率
版权所有
未使用的存储位置
00
00
00
00
64
00
64
00
64
V436664S24V
茂矽
修订版2 / 1.2
十六进制值
SPD项值
14纳秒/ 15纳秒/ 16纳秒
-75PC
0E
-75
0F
-10PC
10
29
30
31
32
33
34
35
36-61
15纳秒/ 20纳秒
42纳秒/ 45纳秒
256兆字节
1.5纳秒/ 2.0纳秒
0.8纳秒/ 1.0纳秒
1.5纳秒/ 2.0纳秒
0.8纳秒/ 1.0纳秒
0F
2A
40
15
08
15
08
00
14
2D
40
15
08
15
08
00
14
2D
40
20
10
20
10
00
62
63
64
65-71
72
73-90
91-92
93
94
95-98
99-125
126
127
128+
02
FE
40
00
02
43
40
00
12
B1
40
00
DC特性
T
A
= 0°C至70°C ; V
SS
= 0 V; V
DD
, V
DDQ
= 3.3V
±
0.3V
限值
符号
V
IH
V
IL
V
OH
参数
输入高电压
输入低电压
输出高电压（I
OUT
= -2.0毫安）
分钟。
2.0
–0.5
2.4
马克斯。
V
CC
+0.3
0.8
—
单位
V
V
V
V436664S24V修订版1.1 2002年3月
5
QQ：2881677436 复制
