标准产品
数据表
2003年1月，
QCOTS
TM
UT8Q1024K8 SRAM
特点
25ns的最大（ 3.3伏电源）地址访问时间
双腔包包含两（ 2 ） 512K ×8业界
标准异步SRAM ;控制架构
允许的操作，一个8位的数据宽度
TTL兼容的输入和输出电平，三态
双向数据总线
典型的辐射性能
- 总剂量： 50krad （SI ）
- SEL免疫>80兆电子伏特厘米
2
/毫克
- 让
TH
（0.25 ）= >10兆电子伏特厘米
2
/毫克
- 饱和截面厘米
2
每比特， 5.0E - 9
- <1E - 8错误/位日，亚当斯90 ％的地球同步
重离子
封装选项：
- 44 - 的带领下钎焊双CFP （ BBTFP ） （ 4.6克）
标准微电路图纸5962-01532
- QML T和Q标准的一部分
介绍
该QCOTS
TM
UT8Q1024K8量化商用离任何─
货架产品是一种高性能的1M字节（ 8Mbit的） CMOS
静态RAM建有两个独立的524,288 ×8位的SRAM
具有共同的输出使能。内存访问和控制
由低电平有效芯片使能（EN） ，积极提供低
输出使能（G）。该器件具有省电功能，
取消选择时，功耗降低90％以上。
写入到每个存储器通过取的一种完成
芯片使能（EN）输入低电平和写使能（WN ）输入
低。在I / O引脚的数据将被写入的位置
在地址引脚指定的（A
0
至A
18
） 。从阅读
该装置通过利用所述芯片中的一个来实现使能（EN）
和输出使能（ G）低，而强迫写使能（WN ）
HIGH 。存储器的在这些条件下，将内容
由地址引脚指定的位置将显示在I / O引脚。
只有一个SRAM可被读取或写入的时间。
在输入/输出引脚处于高阻抗状态时
取消选择器件（ EN为高电平）时，输出被禁止（G
HIGH ） ，或写操作期间（ EN低电平和Wn的低）。
E
1
A(18:0)
G
512K ×8
W
1
E
0
W
0
512K ×8
DQ （ 7 ： 0 ）
图1. UT8Q1024K8 SRAM框图
1
设备操作
NC
NC
A0
A1
A2
A3
A4
E1
DQ0
DQ1
V
DD
V
S S
DQ2
DQ3
W1
A5
A6
A7
A8
A9
W2
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
NC
E2
NC
A18
A17
A16
A15
G
DQ7
DQ6
V
SS
V
DD
DQ5
DQ4
A14
A13
A12
A11
A10
NC
NC
NC
在UT8Q1024K8每个芯片有三个控制输入所谓的
使能（EN ） ，写使能（WN ）和输出使能（ G） ; 19
地址输入， A（ 18 ： 0 ） ;和8双向数据线，
DQ （7 ：0）。该设备使能（EN ）控制设备的选择，
活性，和待机模式。断言恩使得装置，
导致我
DD
上升到它的活性值，并对其进行解码的19地址
输入每个存储器死亡。 WN控制读写
操作。在读周期，G必须置为启用
的输出。
表1.设备操作真值表
G
X
1
X
Wn
X
0
1
1
En
1
0
0
0
I / O模式
3-state
DATA IN
3-state
数据输出
模式
待机
写
读
2
读
图2. 25ns的SRAM引脚（ 44 ）
1
0
引脚名称
A(18:0)
DQ （ 7 ： 0 ）
En
Wn
G
V
DD
V
SS
地址
数据输入/输出
设备启用
WriteEnable
OUTPUT ENABLE
动力
地
注意事项：
1. “X”被定义为“不关心”状态。
2.设备激活;输出禁用。
读周期
Wn的组合比V更大
IH
（分钟）与恩和G少
比V
IL
（最大值）定义一个读周期。读访问时间
从设备的后测得的使能，输出使能，或有效
处理到有效数据输出。
SRAM读周期1 ，地址的访问是通过更改启动
在地址输入时被启用为G芯片的断言和
WN无效。有效数据出现在数据输出DQ （ 7 ： 0 ）之后，
指定的T
AVQV
是满意的。输出保持活跃
在整个周期。只要设备使能和输出
使被激活时，输入地址可能会改变的速率相等
到最小读周期时间（t
AVAV
).
SRAM读周期2芯片使能控制的访问是
由恩发起去激活一边将保持有效， Wn中
仍然拉高，且地址保持稳定的
整个周期。指定的T后
ETQV
被满足时， 8位
字由A处理（ 18：0）被访问并显示在数据
输出的DQ （7 ：0）。
SRAM读周期3 ，输出使能控制的访问是
由G去主动连接时断言开始， Wn中
无效状态，并且地址是稳定的。读访问时间
t
GLQV
除非吨
AVQV
或T
ETQV
还没有得到满足。
2
注意事项：
1.为避免总线冲突，在DQ （ 7 ： 0 ）公交车，只有一个连接可以被拉低
同时，而G是低的。
写周期
Wn的组合比V少
IL
（ max）和恩小于
V
IL
（最大值）定义一个写周期。克州是一个“不关心”
对于一个写周期。的输出被放置在高阻抗
状态时eitherG大于V
IH
（分钟），或者当Wn中少
比V
IL
（最大值）。
写周期1 ，写使能控制的访问被定义
由Wn的终止写会很高，恩仍然有效。
写脉冲宽度为t定义
WLWH
当写操作
发起byWn ，并用t
ETWH
当由恩开始写。
除非输出已经预先放置在高
阻抗状态BYG ，用户必须等待吨
WLQZ
申请前
数据到8个双向引脚DQ （ 7：0 ），以避免总线
争。
写周期2 ，芯片使能控制的访问被定义
写经前的恩Wn的或即将停止终止。
写脉冲宽度为t定义
WLEF
当写操作
由Wn中发起的，并且用t
ETEF
当被启动的写
恩去激活。为Wn的启动的写入，除非该输出
已经预先放置在高阻抗状态由G ，
用户必须等待吨
WLQZ
应用数据的前八
双向管脚DQ （ 7 ： 0 ），以避免总线冲突。
典型抗辐射
该UT8Q1024K8 SRAM结合的特点，使
运行在有限的辐射环境。
表2.典型的辐射硬度
设计规范
1
总剂量
重离子
错误率
2
50
<1E-8
拉德（ Si）的名义
错误/位天
注意事项：
1. SRAM不会闭锁过程中辐射暴露在推荐
操作条件。
2. 90％的最坏情况下的粒子的环境中，地球同步轨道， 100密耳
铝。
3
绝对最大额定值
1
（参考V
SS
)
符号
V
DD
V
I / O
T
英镑
P
D
T
J
Θ
JC
I
I
参数
直流电源电压
任何引脚电压
储存温度
最大功率耗散
最高结温
2
热阻，结到外壳
3
DC输入电流
范围
-0.5到4.6V
-0.5到4.6V
-65到+ 150°C
1.0W （每个字节）
+150°C
10°C/W
±
10毫安
注意事项：
列出的绝对最大额定值之外1.强调可能会造成永久性损坏设备。这是一个压力装置的唯一的评级，并且功能操作
在超出本规范的业务部门所标明的限制，这些或任何其他条件，不推荐。 xposure绝对最大额定值
长时间条件下可能影响器件的可靠性和性能。
2.最大结点温度可以提高到175
°C
在老化和稳定的静态生活。
每MIL -STD- 883 ，方法1012 3.测试。
推荐工作条件
符号
V
DD
T
C
V
IN
参数
正电源电压
外壳温度范围
直流输入电压
范围
3.0 3.6V
-40至+ 125°C
0V至V
DD
4
DC电气特性（前/后辐射） *
（ -40 ° C至+ 125°C ） （V
DD
= 3.3V + 0.3)
符号
V
IH
V
IL
V
OL1
V
OL2
V
OH1
V
OH2
C
IN 1
C
IO 1
I
IN
I
OZ
参数
高电平输入电压
低电平输入电压
低电平输出电压
低电平输出电压
高电平输出电压
高电平输出电压
输入电容
双向I / O容量
输入漏电流
三态输出漏电流
（ CMOS）的
（ CMOS）的
I
OL
= 8毫安，V
DD
=3.0V
I
OL
= 200μA ，V
DD
=3.0V
I
OH
= -4mA ，V
DD
=3.0V
I
OH
= -200μA ，V
DD
=3.0V
= 1MHz的@ 0V
= 1MHz的@ 0V
V
SS
＆ LT ; V
IN
＆ LT ; V
DD,
V
DD
= V
DD
（最大）
0V ＆ LT ; V
O
＆ LT ; V
DD
V
DD
= V
DD
（最大）
G = V
DD
（最大）
I
OS2 ， 3
I
DD
（ OP ）
输出短路电流
电源电流工作
@ 1MHz的
0V ＆ LT ; V
O
＆ LT ; V
DD
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD1
（ OP ）
电源电流工作
@40MHz
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD2
（SB）
标称的待机电源电流
@0MHz
输入： V
IL
= V
SS
I
OUT
= 0毫安
EN = V
DD
- 0.5,
V
DD
= V
DD
（最大）
V
IH
= V
DD
- 0.5V
注意事项：
*后辐射性能保证每MIL -STD- 883方法101 9 25 ℃。
1.仅在初步认证后，可能会影响输入/输出电容的工艺或设计变更测量。
2.提供的设计极限，但不能保证或测试。
3.不能有多于一个的输出可以在一个时间为一秒的最大持续时间要短。
条件
民
2.0
最大
单位
V
0.8
0.4
0.08
2.4
V
DD
-0.10
20
24
-2
-2
2
2
V
V
V
V
V
pF
pF
A
A
-90
90
150
mA
mA
220
mA
-40 ℃ 25℃
4
mA
mA
+125°C
25
5
标准产品
数据表
2003年1月，
QCOTS
TM
UT8Q1024K8 SRAM
特点
25ns的最大（ 3.3伏电源）地址访问时间
双腔包包含两（ 2 ） 512K ×8业界
标准异步SRAM ;控制架构
允许的操作，一个8位的数据宽度
TTL兼容的输入和输出电平，三态
双向数据总线
典型的辐射性能
- 总剂量： 50krad （SI ）
- SEL免疫>80兆电子伏特厘米
2
/毫克
- 让
TH
（0.25 ）= >10兆电子伏特厘米
2
/毫克
- 饱和截面厘米
2
每比特， 5.0E - 9
- <1E - 8错误/位日，亚当斯90 ％的地球同步
重离子
封装选项：
- 44 - 的带领下钎焊双CFP （ BBTFP ） （ 4.6克）
标准微电路图纸5962-01532
- QML T和Q标准的一部分
介绍
该QCOTS
TM
UT8Q1024K8量化商用离任何─
货架产品是一种高性能的1M字节（ 8Mbit的） CMOS
静态RAM建有两个独立的524,288 ×8位的SRAM
具有共同的输出使能。内存访问和控制
由低电平有效芯片使能（EN） ，积极提供低
输出使能（G）。该器件具有省电功能，
取消选择时，功耗降低90％以上。
写入到每个存储器通过取的一种完成
芯片使能（EN）输入低电平和写使能（WN ）输入
低。在I / O引脚的数据将被写入的位置
在地址引脚指定的（A
0
至A
18
） 。从阅读
该装置通过利用所述芯片中的一个来实现使能（EN）
和输出使能（ G）低，而强迫写使能（WN ）
HIGH 。存储器的在这些条件下，将内容
由地址引脚指定的位置将显示在I / O引脚。
只有一个SRAM可被读取或写入的时间。
在输入/输出引脚处于高阻抗状态时
取消选择器件（ EN为高电平）时，输出被禁止（G
HIGH ） ，或写操作期间（ EN低电平和Wn的低）。
E
1
A(18:0)
G
512K ×8
W
1
E
0
W
0
512K ×8
DQ （ 7 ： 0 ）
图1. UT8Q1024K8 SRAM框图
1
设备操作
NC
NC
A0
A1
A2
A3
A4
E1
DQ0
DQ1
V
DD
V
S S
DQ2
DQ3
W1
A5
A6
A7
A8
A9
W2
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
NC
E2
NC
A18
A17
A16
A15
G
DQ7
DQ6
V
SS
V
DD
DQ5
DQ4
A14
A13
A12
A11
A10
NC
NC
NC
在UT8Q1024K8每个芯片有三个控制输入所谓的
使能（EN ） ，写使能（WN ）和输出使能（ G） ; 19
地址输入， A（ 18 ： 0 ） ;和8双向数据线，
DQ （7 ：0）。该设备使能（EN ）控制设备的选择，
活性，和待机模式。断言恩使得装置，
导致我
DD
上升到它的活性值，并对其进行解码的19地址
输入每个存储器死亡。 WN控制读写
操作。在读周期，G必须置为启用
的输出。
表1.设备操作真值表
G
X
1
X
Wn
X
0
1
1
En
1
0
0
0
I / O模式
3-state
DATA IN
3-state
数据输出
模式
待机
写
读
2
读
图2. 25ns的SRAM引脚（ 44 ）
1
0
引脚名称
A(18:0)
DQ （ 7 ： 0 ）
En
Wn
G
V
DD
V
SS
地址
数据输入/输出
设备启用
WriteEnable
OUTPUT ENABLE
动力
地
注意事项：
1. “X”被定义为“不关心”状态。
2.设备激活;输出禁用。
读周期
Wn的组合比V更大
IH
（分钟）与恩和G少
比V
IL
（最大值）定义一个读周期。读访问时间
从设备的后测得的使能，输出使能，或有效
处理到有效数据输出。
SRAM读周期1 ，地址的访问是通过更改启动
在地址输入时被启用为G芯片的断言和
WN无效。有效数据出现在数据输出DQ （ 7 ： 0 ）之后，
指定的T
AVQV
是满意的。输出保持活跃
在整个周期。只要设备使能和输出
使被激活时，输入地址可能会改变的速率相等
到最小读周期时间（t
AVAV
).
SRAM读周期2芯片使能控制的访问是
由恩发起去激活一边将保持有效， Wn中
仍然拉高，且地址保持稳定的
整个周期。指定的T后
ETQV
被满足时， 8位
字由A处理（ 18：0）被访问并显示在数据
输出的DQ （7 ：0）。
SRAM读周期3 ，输出使能控制的访问是
由G去主动连接时断言开始， Wn中
无效状态，并且地址是稳定的。读访问时间
t
GLQV
除非吨
AVQV
或T
ETQV
还没有得到满足。
2
注意事项：
1.为避免总线冲突，在DQ （ 7 ： 0 ）公交车，只有一个连接可以被拉低
同时，而G是低的。
写周期
Wn的组合比V少
IL
（ max）和恩小于
V
IL
（最大值）定义一个写周期。克州是一个“不关心”
对于一个写周期。的输出被放置在高阻抗
状态时eitherG大于V
IH
（分钟），或者当Wn中少
比V
IL
（最大值）。
写周期1 ，写使能控制的访问被定义
由Wn的终止写会很高，恩仍然有效。
写脉冲宽度为t定义
WLWH
当写操作
发起byWn ，并用t
ETWH
当由恩开始写。
除非输出已经预先放置在高
阻抗状态BYG ，用户必须等待吨
WLQZ
申请前
数据到8个双向引脚DQ （ 7：0 ），以避免总线
争。
写周期2 ，芯片使能控制的访问被定义
写经前的恩Wn的或即将停止终止。
写脉冲宽度为t定义
WLEF
当写操作
由Wn中发起的，并且用t
ETEF
当被启动的写
恩去激活。为Wn的启动的写入，除非该输出
已经预先放置在高阻抗状态由G ，
用户必须等待吨
WLQZ
应用数据的前八
双向管脚DQ （ 7 ： 0 ），以避免总线冲突。
典型抗辐射
该UT8Q1024K8 SRAM结合的特点，使
运行在有限的辐射环境。
表2.典型的辐射硬度
设计规范
1
总剂量
重离子
错误率
2
50
<1E-8
拉德（ Si）的名义
错误/位天
注意事项：
1. SRAM不会闭锁过程中辐射暴露在推荐
操作条件。
2. 90％的最坏情况下的粒子的环境中，地球同步轨道， 100密耳
铝。
3
绝对最大额定值
1
（参考V
SS
)
符号
V
DD
V
I / O
T
英镑
P
D
T
J
Θ
JC
I
I
参数
直流电源电压
任何引脚电压
储存温度
最大功率耗散
最高结温
2
热阻，结到外壳
3
DC输入电流
范围
-0.5到4.6V
-0.5到4.6V
-65到+ 150°C
1.0W （每个字节）
+150°C
10°C/W
±
10毫安
注意事项：
列出的绝对最大额定值之外1.强调可能会造成永久性损坏设备。这是一个压力装置的唯一的评级，并且功能操作
在超出本规范的业务部门所标明的限制，这些或任何其他条件，不推荐。 xposure绝对最大额定值
长时间条件下可能影响器件的可靠性和性能。
2.最大结点温度可以提高到175
°C
在老化和稳定的静态生活。
每MIL -STD- 883 ，方法1012 3.测试。
推荐工作条件
符号
V
DD
T
C
V
IN
参数
正电源电压
外壳温度范围
直流输入电压
范围
3.0 3.6V
-40至+ 125°C
0V至V
DD
4
DC电气特性（前/后辐射） *
（ -40 ° C至+ 125°C ） （V
DD
= 3.3V + 0.3)
符号
V
IH
V
IL
V
OL1
V
OL2
V
OH1
V
OH2
C
IN 1
C
IO 1
I
IN
I
OZ
参数
高电平输入电压
低电平输入电压
低电平输出电压
低电平输出电压
高电平输出电压
高电平输出电压
输入电容
双向I / O容量
输入漏电流
三态输出漏电流
（ CMOS）的
（ CMOS）的
I
OL
= 8毫安，V
DD
=3.0V
I
OL
= 200μA ，V
DD
=3.0V
I
OH
= -4mA ，V
DD
=3.0V
I
OH
= -200μA ，V
DD
=3.0V
= 1MHz的@ 0V
= 1MHz的@ 0V
V
SS
＆ LT ; V
IN
＆ LT ; V
DD,
V
DD
= V
DD
（最大）
0V ＆ LT ; V
O
＆ LT ; V
DD
V
DD
= V
DD
（最大）
G = V
DD
（最大）
I
OS2 ， 3
I
DD
（ OP ）
输出短路电流
电源电流工作
@ 1MHz的
0V ＆ LT ; V
O
＆ LT ; V
DD
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD1
（ OP ）
电源电流工作
@40MHz
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD2
（SB）
标称的待机电源电流
@0MHz
输入： V
IL
= V
SS
I
OUT
= 0毫安
EN = V
DD
- 0.5,
V
DD
= V
DD
（最大）
V
IH
= V
DD
- 0.5V
注意事项：
*后辐射性能保证每MIL -STD- 883方法101 9 25 ℃。
1.仅在初步认证后，可能会影响输入/输出电容的工艺或设计变更测量。
2.提供的设计极限，但不能保证或测试。
3.不能有多于一个的输出可以在一个时间为一秒的最大持续时间要短。
条件
民
2.0
最大
单位
V
0.8
0.4
0.08
2.4
V
DD
-0.10
20
24
-2
-2
2
2
V
V
V
V
V
pF
pF
A
A
-90
90
150
mA
mA
220
mA
-40 ℃ 25℃
4
mA
mA
+125°C
25
5
QQ：2880707522 复制
