标准产品
UT69RH051抗辐射微控制器
数据表
2004年6月
特点
3个16位定时器/计数器
- 高速输出
- 比较/捕获
- 脉冲宽度调制器
- 看门狗定时器功能
256字节的片内数据RAM
32个可编程I / O线
7个中断源
可编程串行通道有：
- 帧错误检测
- 自动地址识别
兼容TTL和CMOS逻辑电平
64K外部数据和程序存储器空间
MCS- 51完全兼容的指令集
灵活的时钟运行
- 1Hz到20MHz的外部时钟
- 2MHz至20MHz的使用与外部内部振荡器
水晶
辐射加固工艺和设计;总剂量irradia-
化测试MIL- STD- 883方法1019
- 总剂量： 1.0E6拉德（SI ）
- 闭锁免疫
封装选项：
- 40引脚100密耳中心DIP （ 0.600 X 2.00 ）
- 44引脚25密耳中心扁平封装（ 0.670 X 0.800 ）
标准微电路图纸5962-95638可用
- QML Q & V标准
RAM地址
注册
端口0
DRIVERS
端口2
DRIVERS
内存
端口0
LATCH
端口2
LATCH
节目
地址
注册
卜FF器
PC
增量
节目
计数器
DPTR
B
注册
加
TMP2
ALU
TMP1
PSEN
ALE
EA
RST
指令
注册
MICRO-
SEQUENCER
PSW
TMP3
堆
指针
特殊功能
寄存器，
定时器，
PCA ，
串行端口
端口1
LATCH
端口1
DRIVERS
端口3
LATCH
端口3
DRIVERS
OSC 。
XTAL1
XTAL2
P1.0 - P1.7
P3.0 - P3.7
图1. UT69RH051微控制器框图
-1
1.0简介
该UT69RH051是耐辐射的8位微控制器
这相当于MCS-51的工业标准引脚
微控制器采用40引脚DIP时。该UT69RH051的静态
设计允许运行在1Hz到20MHz 。此数据表
介绍了硬件和软件接口的UT69RH051 。
2.0信号描述
V
DD
:
+ 5V电源电压
V
SS
:
电路接地
P0口（ P0.0 - P0.7 ） ：
端口0是一个8位端口。 P0口是用来
如在低阶复用地址和数据总线
访问外部程序和数据存储器。 P0口使用
发光的内部上拉电阻，当1和为TTL兼容。
端口1 （ P1.0 - P1.7 ） ：
P1口是一个8位双向I / O口
内部上拉电阻。输出缓冲器可驱动TTL负载。当
端口1管脚1的写信给他们，他们是拉高
的内部上拉和可被用作在该状态下输入。如
输入被外部拉低源电流的任何引脚
由于上拉的。此外， P1口有备用
使用在表1中示出。
端口2 （ P2.0 - P2.7 ） ：
端口2是一个8位端口。端口2引脚用于
作为高位地址总线在访问外部程序
内存和过程中使用外部数据存储器访问
16位的地址（即，执行MOVX @ DPTR） 。 P2口使用内部
发射1在此模式下，当上拉电阻。在操作
不要求16位的地址，端口2发出的内容
P2特殊功能寄存器（ SFR ） 。该引脚具有内部
上拉和驱动TTL负载。
3口（ P3.0 - P3.7 ） ：
P3是一个8位双向I / O口
内部上拉电阻。输出缓冲器可驱动TTL负载。当
端口3管脚1的写信给他们，他们是拉高
的内部上拉和可被用作在该状态下输入。如
输入被外部拉低源电流的任何引脚
由于上拉的。此外， P3口有备用
使用在表2中示出。
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
PORT
针
P1.0
P1.1
表1.端口1复用功能
备用
名字
T2
T2EX
ECI
CEX0
CEX1
CEX2
CEX3
CEX4
备用功能
外部时钟输入到定时器/
计数器2
定时器/计数器2捕捉/重装
触发和方向控制
外部计数输入到PCA
外部I / O为PCA捕捉/
比较模块0
外部I / O为PCA捕捉/
比较模块1
外部I / O为PCA捕捉/
比较模块2
外部I / O为PCA捕捉/
比较模块3
外部I / O为PCA捕捉/
比较模块4
表2.端口3复用功能
PORT
针
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
备用
名字
RXD
TXD
INT0
INT1
T0
T1
WR
RD
备用功能
串行端口输入
串口输出
外部中断0
外部中断1
外部时钟输入定时器0
外部时钟输入定时器1
外部数据存储器写
频闪
外部数据存储器读选通
2
RST ：
复位输入。高在此输入24个振荡周期
振荡器运行时，复位设备。所有的端口和
特殊功能寄存器复位为默认状态。内部数据存储器
复位后不确定。程序开始执行12内
振荡周期（一个机器周期）后， RST信号
拉低。 RST包含一个内部下拉电阻，使
执行上电复位只有一个外部电容。
ALE ：
地址锁存使能。 ALE输出是一个脉冲
期间向外部通路锁存地址的低字节
内存。在正常操作中， ALE脉冲输出每第六
振荡器周期，并且可以被用于外部定时或时钟。
然而，在每次访问外部数据存储器（ MOVX
指令），一个ALE脉冲被跳过。
PSEN ：
程序存储启用。这个低电平有效信号是读出
选通到外部程序存储器。 PSEN激活每一个
第六个振荡器周期，除了两个PSEN激活的
在外部数据存储器访问跳过。
EA ：
外部访问允许。该引脚应绑V
SS
（地面）为UT69RH051 。
XTAL1 ：
输入到反向振荡放大器。
XTAL2 ：
输出振荡器反相放大器器。
2.1硬件/软件接口
2.1.1内存
该UT69RH051对程序独立的地址空间，
数据存储器。在内部， UT69RH051包含256个字节
的数据存储器。它涉及到外部数据的64K字节
存储器和外部程序存储器64K字节。
2.1.1.1程序存储器
有在UT69RH051没有内部程序存储器。所有
程序存储器的访问，通过外部端口P0和
P2 。 EA引脚必须连接到V
SS
（接地） ，以允许访问
外部位置0000
H
通过7FFF
H
。在复位之后，
UT69RH051获取地址0000H的第一条指令。
2.1.1.2数据存储器
该UT69RH051实现256字节内部数据RAM 。
高128字节RAM这个占据平行地址空间
对特殊功能寄存器。 CPU确定是否在内部访问一个
上述7F地址
H
是高128字节的RAM或将
SFR空间由指令的寻址模式。如果直接
寻址时，该访问是对SFR空间。如果间接
寻址时，该访问是到内部RAM中。堆
操作间接寻址所以RAM的上部
可以被用作堆栈空间。图3示出的组织
内部数据存储器。
前32个字节是保留给八个四组寄存器
每个字节。处理器使用四个存储体为一体的
工作依赖于RS1寄存器和RS0位的PSW
SFR 。复位时，银行选择0 。如果四组寄存器都没有
需要使用未使用的银行作为通用暂存器
内存。接下来的16个字节（ 128位）都分别位
寻址。其余的字节是字节寻址和可
作为通用暂存器。对于地址
0 - 7F
H
使用直接或间接寻址。对于地址
比大7F
H
，只能使用间接寻址。
除了所述内部数据存储器，所述处理器可以访问
外部数据存储器64KB的。 MOVX指令
访问外部数据存储器。
2.1.2特殊功能寄存器
表3包含的SFR存储器映射。未定义的地址
未在设备上实现。读这些
地址将返回未知的值和写入访问会
没有任何效果。
3
(T2)
(T2EX)
（ ECI ）
(CEX0)
(CEX1)
(CEX2)
(CEX3)
(CEX4)
（ RXD）
（ TXD）处
(INT0)
(INT1)
(T0)
(T1)
（WR）
（ RD ）
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
XTAL2
XTAL1
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
V
DD
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
EA
ALE
PSEN
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
(AD0)
(AD1)
(AD2)
(AD3)
(AD4)
(AD5)
(AD6)
(AD7)
(A15)
(A14)
(A13)
(A12)
(A11)
(A10)
(A9)
(A8)
图2a。 UT69RH051 40引脚DIP连接
(T2)
(T2EX)
（ ECI ）
(CEX0)
(CEX1)
(CEX2)
(CEX3)
(CEX4)
（ RXD）
（ TXD）处
（ INTO ）
(INT1)
（TO）
(T1)
（WR）
（ RD ）
V
SS
P1.0
P1.1
NC
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
XTAL2
XTAL1
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
V
DD
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
EA
ALE
PSEN
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
NC
V
DD
(AD0)
(AD1)
(AD2)
(AD3)
(AD4)
(AD5)
(AD6)
(AD7)
(A15)
(A14)
(A13)
(A12)
(A11)
(A10)
(A9)
(A8)
图2b 。 UT69RH051 44引脚扁平封装连接
4
8个字节
F8
F0
间接
ACCESS
只
FF
F7
88
80
78
70
8F
87
7F
77
刮
垫区
38
直接或
间接
ACCESS
30
28
20
18
10
08
00
3F
37
2F
27
1F
17
0F
07
注册
银行
位
寻址
段
图3.内部数据存储器
2.1.3复位
复位输入RST引脚。要复位，保持RST引脚为高电平
为至少24个振荡周期，而振荡器是
在运行。 CPU产生从外部内部复位
信号。端口引脚被驱动到复位状态，一旦有效
高上检测到RST引脚。
当RST为高电平时， PSEN和端口引脚拉高; ALE
被拉低。所有SFR被复位到它们的复位值，如图所示
在表3中，内部数据存储器的内容是不确定的。
之后，处理器将开始运行一个机器周期
RST引脚拉为低电平。内存存取立即发生
后RST线被拉低，但数据未纳入
该处理器。下位机上的内存访问重复
周期和实际的处理开始于该时间。
5
标准产品
UT69RH051抗辐射微控制器
数据表
2004年6月
特点
3个16位定时器/计数器
- 高速输出
- 比较/捕获
- 脉冲宽度调制器
- 看门狗定时器功能
256字节的片内数据RAM
32个可编程I / O线
7个中断源
可编程串行通道有：
- 帧错误检测
- 自动地址识别
兼容TTL和CMOS逻辑电平
64K外部数据和程序存储器空间
MCS- 51完全兼容的指令集
灵活的时钟运行
- 1Hz到20MHz的外部时钟
- 2MHz至20MHz的使用与外部内部振荡器
水晶
辐射加固工艺和设计;总剂量irradia-
化测试MIL- STD- 883方法1019
- 总剂量： 1.0E6拉德（SI ）
- 闭锁免疫
封装选项：
- 40引脚100密耳中心DIP （ 0.600 X 2.00 ）
- 44引脚25密耳中心扁平封装（ 0.670 X 0.800 ）
标准微电路图纸5962-95638可用
- QML Q & V标准
RAM地址
注册
端口0
DRIVERS
端口2
DRIVERS
内存
端口0
LATCH
端口2
LATCH
节目
地址
注册
卜FF器
PC
增量
节目
计数器
DPTR
B
注册
加
TMP2
ALU
TMP1
PSEN
ALE
EA
RST
指令
注册
MICRO-
SEQUENCER
PSW
TMP3
堆
指针
特殊功能
寄存器，
定时器，
PCA ，
串行端口
端口1
LATCH
端口1
DRIVERS
端口3
LATCH
端口3
DRIVERS
OSC 。
XTAL1
XTAL2
P1.0 - P1.7
P3.0 - P3.7
图1. UT69RH051微控制器框图
-1
1.0简介
该UT69RH051是耐辐射的8位微控制器
这相当于MCS-51的工业标准引脚
微控制器采用40引脚DIP时。该UT69RH051的静态
设计允许运行在1Hz到20MHz 。此数据表
介绍了硬件和软件接口的UT69RH051 。
2.0信号描述
V
DD
:
+ 5V电源电压
V
SS
:
电路接地
P0口（ P0.0 - P0.7 ） ：
端口0是一个8位端口。 P0口是用来
如在低阶复用地址和数据总线
访问外部程序和数据存储器。 P0口使用
发光的内部上拉电阻，当1和为TTL兼容。
端口1 （ P1.0 - P1.7 ） ：
P1口是一个8位双向I / O口
内部上拉电阻。输出缓冲器可驱动TTL负载。当
端口1管脚1的写信给他们，他们是拉高
的内部上拉和可被用作在该状态下输入。如
输入被外部拉低源电流的任何引脚
由于上拉的。此外， P1口有备用
使用在表1中示出。
端口2 （ P2.0 - P2.7 ） ：
端口2是一个8位端口。端口2引脚用于
作为高位地址总线在访问外部程序
内存和过程中使用外部数据存储器访问
16位的地址（即，执行MOVX @ DPTR） 。 P2口使用内部
发射1在此模式下，当上拉电阻。在操作
不要求16位的地址，端口2发出的内容
P2特殊功能寄存器（ SFR ） 。该引脚具有内部
上拉和驱动TTL负载。
3口（ P3.0 - P3.7 ） ：
P3是一个8位双向I / O口
内部上拉电阻。输出缓冲器可驱动TTL负载。当
端口3管脚1的写信给他们，他们是拉高
的内部上拉和可被用作在该状态下输入。如
输入被外部拉低源电流的任何引脚
由于上拉的。此外， P3口有备用
使用在表2中示出。
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
PORT
针
P1.0
P1.1
表1.端口1复用功能
备用
名字
T2
T2EX
ECI
CEX0
CEX1
CEX2
CEX3
CEX4
备用功能
外部时钟输入到定时器/
计数器2
定时器/计数器2捕捉/重装
触发和方向控制
外部计数输入到PCA
外部I / O为PCA捕捉/
比较模块0
外部I / O为PCA捕捉/
比较模块1
外部I / O为PCA捕捉/
比较模块2
外部I / O为PCA捕捉/
比较模块3
外部I / O为PCA捕捉/
比较模块4
表2.端口3复用功能
PORT
针
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
备用
名字
RXD
TXD
INT0
INT1
T0
T1
WR
RD
备用功能
串行端口输入
串口输出
外部中断0
外部中断1
外部时钟输入定时器0
外部时钟输入定时器1
外部数据存储器写
频闪
外部数据存储器读选通
2
RST ：
复位输入。高在此输入24个振荡周期
振荡器运行时，复位设备。所有的端口和
特殊功能寄存器复位为默认状态。内部数据存储器
复位后不确定。程序开始执行12内
振荡周期（一个机器周期）后， RST信号
拉低。 RST包含一个内部下拉电阻，使
执行上电复位只有一个外部电容。
ALE ：
地址锁存使能。 ALE输出是一个脉冲
期间向外部通路锁存地址的低字节
内存。在正常操作中， ALE脉冲输出每第六
振荡器周期，并且可以被用于外部定时或时钟。
然而，在每次访问外部数据存储器（ MOVX
指令），一个ALE脉冲被跳过。
PSEN ：
程序存储启用。这个低电平有效信号是读出
选通到外部程序存储器。 PSEN激活每一个
第六个振荡器周期，除了两个PSEN激活的
在外部数据存储器访问跳过。
EA ：
外部访问允许。该引脚应绑V
SS
（地面）为UT69RH051 。
XTAL1 ：
输入到反向振荡放大器。
XTAL2 ：
输出振荡器反相放大器器。
2.1硬件/软件接口
2.1.1内存
该UT69RH051对程序独立的地址空间，
数据存储器。在内部， UT69RH051包含256个字节
的数据存储器。它涉及到外部数据的64K字节
存储器和外部程序存储器64K字节。
2.1.1.1程序存储器
有在UT69RH051没有内部程序存储器。所有
程序存储器的访问，通过外部端口P0和
P2 。 EA引脚必须连接到V
SS
（接地） ，以允许访问
外部位置0000
H
通过7FFF
H
。在复位之后，
UT69RH051获取地址0000H的第一条指令。
2.1.1.2数据存储器
该UT69RH051实现256字节内部数据RAM 。
高128字节RAM这个占据平行地址空间
对特殊功能寄存器。 CPU确定是否在内部访问一个
上述7F地址
H
是高128字节的RAM或将
SFR空间由指令的寻址模式。如果直接
寻址时，该访问是对SFR空间。如果间接
寻址时，该访问是到内部RAM中。堆
操作间接寻址所以RAM的上部
可以被用作堆栈空间。图3示出的组织
内部数据存储器。
前32个字节是保留给八个四组寄存器
每个字节。处理器使用四个存储体为一体的
工作依赖于RS1寄存器和RS0位的PSW
SFR 。复位时，银行选择0 。如果四组寄存器都没有
需要使用未使用的银行作为通用暂存器
内存。接下来的16个字节（ 128位）都分别位
寻址。其余的字节是字节寻址和可
作为通用暂存器。对于地址
0 - 7F
H
使用直接或间接寻址。对于地址
比大7F
H
，只能使用间接寻址。
除了所述内部数据存储器，所述处理器可以访问
外部数据存储器64KB的。 MOVX指令
访问外部数据存储器。
2.1.2特殊功能寄存器
表3包含的SFR存储器映射。未定义的地址
未在设备上实现。读这些
地址将返回未知的值和写入访问会
没有任何效果。
3
(T2)
(T2EX)
（ ECI ）
(CEX0)
(CEX1)
(CEX2)
(CEX3)
(CEX4)
（ RXD）
（ TXD）处
(INT0)
(INT1)
(T0)
(T1)
（WR）
（ RD ）
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
XTAL2
XTAL1
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
V
DD
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
EA
ALE
PSEN
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
(AD0)
(AD1)
(AD2)
(AD3)
(AD4)
(AD5)
(AD6)
(AD7)
(A15)
(A14)
(A13)
(A12)
(A11)
(A10)
(A9)
(A8)
图2a。 UT69RH051 40引脚DIP连接
(T2)
(T2EX)
（ ECI ）
(CEX0)
(CEX1)
(CEX2)
(CEX3)
(CEX4)
（ RXD）
（ TXD）处
（ INTO ）
(INT1)
（TO）
(T1)
（WR）
（ RD ）
V
SS
P1.0
P1.1
NC
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
XTAL2
XTAL1
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
V
DD
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
EA
ALE
PSEN
P2.7
P2.6
P2.5
P2.4
P2.3
P2.2
P2.1
P2.0
NC
V
DD
(AD0)
(AD1)
(AD2)
(AD3)
(AD4)
(AD5)
(AD6)
(AD7)
(A15)
(A14)
(A13)
(A12)
(A11)
(A10)
(A9)
(A8)
图2b 。 UT69RH051 44引脚扁平封装连接
4
8个字节
F8
F0
间接
ACCESS
只
FF
F7
88
80
78
70
8F
87
7F
77
刮
垫区
38
直接或
间接
ACCESS
30
28
20
18
10
08
00
3F
37
2F
27
1F
17
0F
07
注册
银行
位
寻址
段
图3.内部数据存储器
2.1.3复位
复位输入RST引脚。要复位，保持RST引脚为高电平
为至少24个振荡周期，而振荡器是
在运行。 CPU产生从外部内部复位
信号。端口引脚被驱动到复位状态，一旦有效
高上检测到RST引脚。
当RST为高电平时， PSEN和端口引脚拉高; ALE
被拉低。所有SFR被复位到它们的复位值，如图所示
在表3中，内部数据存储器的内容是不确定的。
之后，处理器将开始运行一个机器周期
RST引脚拉为低电平。内存存取立即发生
后RST线被拉低，但数据未纳入
该处理器。下位机上的内存访问重复
周期和实际的处理开始于该时间。
5
QQ：2881677436 复制
