标准产品
UT22VP10通用RAD
PAL
TM
数据表
2000年11月
特点
q
高速通用RAD
PAL
- TPD ： 15.5ns ，为20ns ， 25ns的最大
-
-
-
中。Fmax1 ： 33MHz的最大外部频率
支持业界标准编程
非晶硅反熔丝
q
辐射加固工艺和设计;总剂量irradia-
化测试MIL- STD- 883 ，方法1019
- 总剂量： 1.0E6拉德（SI ）
- 翻转阈值50兆电子伏特厘米
2
/毫克（分）
- 闭锁免疫（ LET>109兆电子伏特厘米
2
/毫克）
q
QML Q & V标准
q
封装选项：
- 24引脚100密耳中心DIP （ 0.300 ×1.2 ）
- 24引脚扁平封装（ 0.45 X 0.64 ）
- 28引脚四扁平封装（ 0.45 X 0.45 ）
q
标准军事5962-94754可用
q
可变产品方面， 8到16元的输出
q
10个用户可编程输出宏单元
- 注册或者组合操作
- 输出驱动器的极性控制可选
- 提供两条反馈路径
q
异步和同步RAD
PAL
手术
- 同步预置
- 异步复位
q
多达22个输入和10个输出驱动器可以被配置
- CMOS & TTL兼容的输入和输出电平
- 三态输出驱动器
13
12
11
10
9
8
7
6
5
4
3
2
1
V
SS
RESET
可编程阵列逻辑
(132 X 44)
8
10
12
14
16
16
14
12
10
8
预设
MACROCELL
MACROCELL
MACROCELL
MACROCELL
MACROCELL
MACROCELL
MACROCELL
MACROCELL
MACROCELL
MACROCELL
CP
V
DD
14
15
16
17
18
19
20
21
22
23
24
图1.框图
1
产品说明
该UT22VP10 RAD
PAL
是一个保险丝的可编程逻辑阵列
装置。熟悉的总和 - -产品（AND ， OR）逻辑struc-
TURE补充具有可编程宏单元。该
UT22VP10是24引脚DIP ， 24引脚扁平封装可用，
28引脚四扁平封装产品，提供高达22
输入和10个输出。非晶硅反熔丝技术
提供每个输出的编程。用户指定
是否每个潜在输出被登记或组合
torial 。输出极性也可以单独选择，允许
为输出配置具有更大的灵活性。唯一的输出恩
能功能允许用户以双向I / O上配置
以个人为基础。
该UT22VP10架构实现了可变之条款
提供8至16项产品为输出。此功能提供
具有增加的逻辑功能的灵活性的用户。其他特点
包括常用的同步预置和异步复位。
这些功能不再需要执行了初始化
化功能。
该UT22VP10提供的设备能够灵活地imple-
换货的逻辑功能，在500 800门的复杂性。该
灵活的架构支持逻辑功能的实现
系统蒸发散需要高达21输入和仅一个单一的输出或向下
到12个输入和10个输出。开发和编程
为UT22VP10支持由数据I / O提供。
QUAD - FLATPACK引脚配置
I
4
I
I
I
V
SS
I
I
I
5
6
7
8
9
10
11
12
I
13
I
14
15
16
I
17
18
I
3
CK / I V
DD
V
DD
的I / O0- I / O1
2
1
28
27
26
25
24
23
22
21
20
19
I/O2
I/O3
I/O4
V
SS
I/O5
I/O6
I/O7
V
SS
V
SS
I / O9 I / O8
引脚名称
CK / I
I
I / O
V
DD
时钟/数据输入
数据输入
数据输入/输出
动力
地
DIP & FLATPACK引脚配置
V
SS
功能说明
CK / I
I
I
I
I
I
I
I
I
I
I
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
DD
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8
I/O9
I
该UT22VP10 RAD
PAL
实现逻辑功能sum-
在一次性的副产物的表达可编程和/
固定或逻辑阵列。用户定义的函数由创建
编程输入信号的连接到阵列中。
用户可配置的输出结构中的I / O宏观形式
细胞进一步提高逻辑的灵活性。
2
表1.宏单元配置表
1, 2, 3
C2
0
0
X
X
1
1
C1
0
0
1
1
0
0
C0
0
1
0
1
0
1
输出类型
注册
注册
组合
组合
注册
注册
极性
低电平有效
高电平有效
低电平有效
高电平有效
低电平有效
高电平有效
反馈
注册
注册
I / O
I / O
I / O
I / O
注意事项：
1. 0等于设定过低或编程。
2. 1等于设定过高或计划外。
3， X等于不关心。
概观
该UT22VP10 RAD
PAL
体系结构（见图1 ）具有12 ded-
icated输入和10个I / O ，提供多达22路输入和10
输出用于创建逻辑功能。在该装置的核心
是一个一次性可编程耐熔熔丝与阵列驱动一个
固定或阵列。利用这种结构，所述UT22VP10可以imple-
换货高达加总产品10逻辑表达式。
关联与每个10或函数的是一个宏小区
这是独立地编程为六个不同CON- 1
音型。一次性可编程宏单元允许
每个I / O创建顺序或组合逻辑功能
无论是用高电平有效或低电平有效极性。
逻辑阵列
一次性可编程与所述UT22VP10的阵列
拉德
PAL
通过输入线相交乘积项组成。
在输入线和产品方面的用途如下：
44输入线：
24个输入线进行了真实的信号补
施加到输入引脚
20行进行真正的和补充的反馈值
从10个I / O或输入信号
132产品条款：
120个乘积项（配置在2组，每组8，10， 12，14，和
16），用于形成逻辑款项
10输出使能条件（每个I / O）
1全球同步预定期限
1全球异步复位项
在每一个输入线/产品长期路口有一个反
熔丝单元，它确定是否存在一个逻辑
在那个路口连接。一个产品术语，所配置
连接至输入信号的两个真和补体将
始终是逻辑零，因此不会影响或功能
它驱动。当有一个产品长期没有联系
一个无所谓的状态存在，并且长期将永远是一个合乎逻辑的
1 。
产品条款
该UT22VP10提供120项产品，推动了10
或功能。在120个乘积项连接到输出
两组8，10， 12，14，和16 ，以形成逻辑和。
宏单元架构
输出宏单元提供了完整的控制权架构设计师用手工
tecture每路输出。配置每路输出独立
允许用户在UT22VP10的结构调整到
符合设计要求。
每个I / O宏单元（参见图2 ）由一个D触发器和
2信号选择多路复用器。三个配置选择位
控制多路转换器确定的配置
每个UT22VP10宏（见表1 ） 。配置SE-
择位决定输出极性，输出类型（或注册
组合），并输入反馈型（注册或I / O） 。看
图3为用于宏蜂窝配置的等效电路。
输出功能
从或阵列的信号可以被直接馈送到输出
销（组合功能）或锁存在D触发器（稳压
istered功能）。该D触发器锁存的上升沿数据
时钟。当同步预置术语被满足时，该
所述D触发器的输出Q输出将被设置为逻辑1
时钟输入的下一个上升沿。满足了异步
清晰的术语集Q逻辑为零，无论时钟状态。如果
这两个方面同时满足，则明确将覆盖
预设。
3
AR
产量
SELECT
MUX
Q
Q
C
1
C
0
D
CK
SP
输入/
反馈
MUX
C
1
C
2
C
1
C
0
C
2
图2.宏单元
双向I / O
反馈信号取自I / O引脚，当宏观
小区实现了一个组合函数（C
1
= 1），或一个寄存器
羊羔功能（C
2
= 1, C
1
= 0）。在这种情况下，引脚可用于
作为一个专用的输入，一个专用输出或双向I / O 。
上电复位
为了缓和系统初始化，所有D触发器会电到
复位条件和Q输出是低的。实际输出
该UT22VP10将取决于编程输出宝
larity 。复位延迟时间为5μs的最大值。看到电
复位部分的POR要求一个更具描述性的列表。
反熔丝安全
该UT22VP10提供了一个安全位，防止unautho-
授权的读或设计的复制程序到单片机
副。安全位由PLD程序员CON组设置
clusion编程周期。一旦安全位被置位
它不再是可能的，以验证（读取）或编程
UT22VP10.
注： UTMC不建议使用
UT22VP10除非安全熔丝被编程。
安全位必须被吹，以确保适当的功能 -
先进而精湛的UT22VP10的。
输出极性
每个宏单元可被配置为实现高电平有效
或低电平有效逻辑。可编程极性消除
需要外接逆变器。
OUTPUT ENABLE
每个I / O宏单元的输出可被启用或禁用
控制下的可编程输出使能乘积项。
的输出信号被传播到I / O引脚，当该逻辑
在输出使能术语编程条件都得到满足。
否则，则输出缓冲器将被驱动为高阻抗
状态。
输出使能长期允许I / O引脚充当ded-
icated输入，专用输出或双向I / O 。当每
连接未编程，输出使能乘积项
永久启用输出缓冲器，并产生一个专用
输出。如果每个连接进行编程，使能长期为
逻辑低，并且I / O功能的一个专用的输入。
寄存器反馈
反馈信号到与门阵列取自Q输出
当I / O宏单元实现了注册功能
(C
2
= 0, C
1
= 0).
4
QQ：2881677436 复制
