【数据表MOS集成电路PD984121.5G ATM交换机LSI描述该PD98412 （ NEASCO】,IC型号UPD98412N7-H6,UPD98412N7-H6 PDF资料,UPD98412N7-H6经销商,ic,电子元器件-51电子网

数据表

MOS集成电路

PD98412

1.5G ATM交换机LSI

描述

该

PD98412 （ NEASCOT - X15 ）是LSI的单个芯片上集成的ATM交换机的功能。它具有乌托邦

级别2接口，可以切换30

30电路通过连接多个物理层设备。该LSI采用了共享

缓冲无阻塞型开关，并通过使用外部连接的SRAM实现1.5G基点的开关容量

用于缓冲的细胞。

对于控制器的功能的详细描述，请参阅下面的使用手册：

PD98412用户手册： S14169E

特点

符合ATM论坛UNI 3.1版本&交通管理4.0

VC + +实现所有开关的功能与单芯片

有1.5G bps的开关容量无阻塞型

UTOPIA 2级别的界面允许您选择位宽

（4端口

8位， 2个端口

8位+ 1口

16位， 2个端口

16比特）

各种轮询模式UTOPIA接口2级别

可切换30个逻辑端口

多速度（ 622M bps的， 155M bps的， 52M bps的， 25M BPS等）

微处理器连接端口可用于信号处理和OAM信元处理设置

支持16K / 32K / 64K单播VP / VC和1K / 2K / 4K多播VP / VC

使用标准的SRAM共享缓存架构

电池缓冲容量： 12.8K / 25.6K / 51.2K细胞

支持4 QOS类（ CBR ， VBR ， ABR ， UBR ）

ABR流量控制（二进制模式）

支持EPD （早期包丢弃）和PPD （部分包丢弃）

+ 3.3 V单电源（直接连接与+ 5V的TTL电平信号）

测试功能：支持JTAG （ IEEE 1149.1 ）

备注

低电平有效引脚被表示为

×××_B

（ symbol_B引脚名后）本文件中。

订购信息

产品型号

包

576引脚BGA带（ 40

40)

PD98412N7-H6

本文档中的信息如有更改，恕不另行通知。使用本文档，请前

证实，这是最新版本。

不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查

供应及其他信息。

一号文件S14237EJ2V0DS00 （第2版）

发布日期2000年4月 CP （ K）

日本印刷

商标

表示主要修改点。

1999

PD98412

系统配置范例（应用）

该

PD98412可以用于通过将其连接到一个微处理器来实现一个ATM层信元交换的功能，

SRAM用作一个信元缓冲器，和一个头转换表（ HTT ） / SRAM，用于存储控制信息，如图

下文。

16-bit

50兆赫

MICRO-

Processer

16-bit

50兆赫

UTOPIA第2级

逻辑INPORT

PHY ＃ 0

UTOPIA第2级

物理

INPORT

物理

外港

逻辑外港

＃ 0 PHY

PD98412

NEASCOT/X15

8-bit

33兆赫

UTOPIA第2级

8-bit

33兆赫

UTOPIA第2级

PHY ＃ 28

＃ 28 PHY

PHY ＃ 29

＃ 29 PHY

32-bit

+平价

HTT &

控制

内存

92-bit

单元缓冲器（存储器）

HTT ：头转换表

数据表S14237EJ2V0DS00

PD98412

框图

细胞缓冲存储器

乌托邦

接受

端口0

输出负载

选择器

输入有效载荷

分离器

信元缓冲器接口

乌托邦

发送

端口0

输入端口接口

输入

标题

选择器

队列

调节器

产量

标题

选择器

乌托邦

接受

端口2

输出接口

乌托邦

接受

端口1

乌托邦

发送

端口1

乌托邦

发送

端口2

TEST

接口

乌托邦

接受

端口3

微处理器

接口

HTT &

控制内存

接口

产量

ARBITER

乌托邦

发送

端口3

微处理器

HTT &控制内存

TEST

数据表S14237EJ2V0DS00

PD98412

引脚配置

（1） 8位12 -PHY轮询模式/ 15- PHY的轮询模式

HTT &

控制内存

接口

32 4

RESET_B

SWCLK

HTWE_B

HTD [31 ：0]的

HTP [3：0 ]

HTOE_B

控制

微处理器接口

AD [ 31：0]

UWE_B

R / W_B

MCS_B

IOCS_B

2 18

HTCS_B [1 ：0]的

HTA [17 ：0]

JDI

JDO

JTAG

JCK

JMS

JRST_B

RDY_B

INT

HCLK

RXDATA3 [7 ：0]的

UCLK3

RXENB3_B

RXSOC3

乌托邦

接口3

RXCLAV3

RXADDR3 [3 ：0]的

TXADDR3 [3 ：0]的

TXCLAV3

TXSOC3

TXENB3_B

TXDATA3 [7 ：0]的

TXDATA2 [7 ：0]的

TXENB2_B

TXSOC2

TXCLAV2

TXADDR2 [3 ：0]的

RXADDR2 [3 ：0]的

RXCLAV2

乌托邦

接口2

NEASCOT-X15

PD98412

RXSOC2

RXENB2_B

UCLK2

RXDATA2 [7 ：0]的

RXDATA1 [7 ：0]的

UCLK1

RXENB1_B

RXSOC1

RXCLAV1

RXADDR1 [3 ：0]的

TXADDR1 [3 ：0]的

TXCLAV1

CBCS_B [1 ：0]的

CBWE_B

CBOE_B

CBA的[17 ：0]

CBD [ 91 ：0]的

TXDATA0 [7 ：0]的

TXENB0_B

TXSOC0

TXCLAV0

TXADDR0 [3 ：0]的

RXADDR0 [3 ：0]的

RXCLAV0

RXSOC0

RXENB0_B

UCLK0

RXDATA0 [7 ：0]的

乌托邦

接口0

乌托邦

接口1

TXSOC1

TXENB1_B

TXDATA1 [7 ：0]的

18 92

信元缓冲器

接口

数据表S14237EJ2V0DS00

PD98412

（ 2 ）16位复用的状态轮询模式

HTT &

控制内存

接口

32 4

RESET_B

SWCLK

HTWE_B

HTD [31 ：0]的

HTP [3：0 ]

HTOE_B

控制

微处理器接口

UWE_B

R / W_B

MCS_B

AD [ 31：0]

IOCS_B

2 18

HTCS_B [1 ：0]的

HTA [17 ：0]

JDI

JDO

JTAG

JCK

JMS

JRST_B

RDY_B

INT

HCLK

NEASCOT-X15

PD98412

RXDATA1 [15 ：0]的

UCLK1

RXENB1_B

RXSOC1

RXCLAV1

RXADDR1 [4 ：0]的

TXADDR1 [4 ：0]的

TXCLAV1

CBCS_B [1 ：0]的

CBWE_B

CBOE_B

CBA的[17 ：0]

CBD [ 91 ：0]的

TXDATA0 [15 ：0]的

TXENB0_B

TXSOC0

TXCLAV0

TXADDR0 [4 ：0]的

RXADDR0 [4 ：0]的

RXCLAV0

RXSOC0

RXENB0_B

UCLK0

RXDATA0 [15 ：0]的

乌托邦

接口0

乌托邦

接口1

TXSOC1

TXENB1_B

TXDATA1 [15 ：0]的

18 92

信元缓冲器

接口

数据表S14237EJ2V0DS00