数据表
MOS集成电路
PD720130
USB2.0转IDE桥接
该
PD720130被设计来执行USB 2.0和ATA / ATAPI之间的桥梁。该
PD720130符合规定
通用串行总线规范2.0修订版全速/高速信令和工程高达480 Mbps 。该
PD720130是集成的CISC处理器， ATA / ATAPI控制器，终端控制器（EPC），串行接口引擎
（ SIE ）和USB2.0收发器集成到一个芯片。
USB2.0的协议和类特定的协议（仅散装
协议）通过USB2.0收发器， SIE ，和EPC处理。和传输层是由V30MZ CISC执行
处理器，其是在
PD720130 。的软件来控制
PD720130坐落在一个嵌入式ROM 。在
今后，该
PD720130将被释放，以支持外部闪存/ EEPROM 选项更新功能
通过固件。
详细的功能说明在下面的用户手册。请务必在设计前阅读本手册。
PD720130用户手册： S16412E
特点
符合通用串行总线规范2.0修订版（数据速率480分之12 Mbps的）
符合ATA / ATAPI - 6 （ LBA48 ， PIO模式04 ，多字DMA模式0-2 ， Ultra DMA模式0-4 ）
USB2.0高速总线供电设备能力
认证通过USB实施者论坛和授予USB 2.0高速标识（ TID ： 40320125 ）
一个高速USB2.0收发器/接收器全速收发器/接收器
USB2.0高速和全速数据包协议序器（串行接口引擎）
自动调频断言和全速/高速模式改变
USB复位，挂起和恢复信号检测
支持IDE设备如CD - ROM和硬盘驱动器的功率控制功能
支持设置功能（ TEST_MODE ）功能
系统时钟为30 MHz的震荡器产生
2.5 V和3.3 V电源供电
订购信息
产品型号
包
100引脚塑料TQFP （细间距） （ 14
×
14)
100引脚塑料TQFP （细间距） （ 14
×
14)
PD720130GC-9EU
PD720130GC-9EU-SIN
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查
供应及其他信息。
一号文件S16302EJ3V0DS00 （第3版）
发布日期2003年6月NS CP （ K）
日本印刷
商标
表示主要修改点。
2002
PD720130
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
引脚名称
V
DD25
V
DD33
XIN
XOUT
V
SS
RESETB
V
DD33
IRQ0
MD0
MD1
IDECS1B
IDECS0B
IDEA2
IDEA0
IDEA1
V
SS
IDEINT
IDEDAKB
IDEIORDY
IDEIORB
TEST0
TEST1
TEST3
V
DD33
V
DD25
PIN号
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
引脚名称
V
SS
IDEIOWB
IDEDRQ
IDED15
IDED0
V
DD33
IDED14
IDED1
IDED13
IDED2
V
DD25
V
SS
IDED12
IDED3
IDED11
IDED4
IDED10
V
DD33
IDED5
IDED9
IDED6
IDED8
IDED7
IDERSTB
V
SS
PIN号
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
引脚名称
V
DD25
V
DD33
GPIO7
GPIO6
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
V
SS
GPIO0
PIO15
PIO14
DCC
DV1
DV0
V
SS
SPD
中图分类号
PWR
CMB_BSY
PIO5
CMB_STATE
V
DD33
V
DD25
PIN号
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
引脚名称
V
SS
DPC
SDA
SCL
TEST2
V
DD25
RPU
V
DD25
V
SS
RSDP
DP
V
DD33
DM
RSDM
V
SS
AV
DD25
AV
SS
RREF
AV
SS
(R)
AV
DD25
AV
SS
V
DD25
VBUS
SMC
V
SS
备注
AV
SS
（R ），应使用通过2.43 kΩ的1 ％精密基准电阻连接RREF 。
4
数据表S16302EJ3V0DS
PD720130
1.
销信息
(1/2)
引脚名称
I / O
缓存类型
活跃
水平
功能
XIN
XOUT
RESETB
MD（ 1：0 ）
IDECS （1： 0）乙
IDEA （2 ：0）
IDEINT
IDEDAKB
IDEIORDY
IDEIORB
IDEIOWB
IDEDRQ
IDED （15 ：0）
IDERSTB
DCC
DV（ 1：0 ）
中图分类号
PWR
CMB_BSY
CMB_STATE
DPC
SDA
SCL
VBUS
DP
DM
RSDP
RSDM
RPU
RREF
SPD
SMC
试验（3 ：0）
I
O
I
I
O（ I / O）
O（ I / O）
我（ I / O）
O（ I / O）
我（ I / O）
O（ I / O）
O（ I / O）
我（ I / O）
I / O
O（ I / O）
我（ I / O）
我（ I / O）
我（ I / O）
我（ I / O）
O（ I / O）
我（ I / O）
O（ I / O）
I / O
I / O
I
I / O
I / O
O
O
A
A
我（ I / O）
I
I
2.5 V输入
2.5 V输出
3.3 V施密特输入
3.3 V输入
可承受5V电压输出
可承受5V电压输出
5 V容限输入
可承受5V电压输出
5 V容限输入
可承受5V电压输出
可承受5V电压输出
5 V容限输入
5 V容限I / O
可承受5V电压输出
3.3 V输入
3.3 V输入
3.3 V输入
3.3 V输入
3.3 V输出
3.3 V输入
3.3 V输出
3.3 V的I / O
3.3 V的I / O
5 V施密特输入
记
USB高速D + I / O
USB高速D- I / O
USB全速D +输出
USB全速D-输出
USB上拉控制
类似物
3.3 V输入
3.3 V输入
3.3 V输入
低
高
低
高
低
低
高
低
低
在系统时钟输入或振荡器
振荡器出来
异步复位信号
功能模式设置
IDE主芯片选择
IDE地址总线
IDE从设备到主机的中断请求
IDE DMA应答
IDE IO通道准备就绪
IDE IO读选通
IDE IO写选
从设备到主机的IDE DMA请求
IDE数据总线
从主机到设备的IDE复位
IDE控制器的操作模式设置
设备选择
系统时钟设定
总线供电/自供电的选择
组合IDE总线忙
组合IDE总线状态
功率控制信令的IDE设备
串行ROM数据信号
串行ROM的时钟信号
VBUS监视
USB的高速D +信号
USB的高速D-信号
USB的全速D +信号
USB的全速D-信号
USB的1.5 kΩ的上拉电阻控制
参考电阻
NEC专用
扫描模式控制
测试模式的设置
记
VBUS引脚可被用于监视VBUS线即使V
DD33
, V
DD25
和AV
DD25
被关闭。系统必须
确保用于VBUS引脚的输入电压电平小于3.0V，由于在绝对最大额定值是
不超标。
数据表S16302EJ3V0DS
5
数据表
MOS集成电路
PD720130
USB2.0转IDE桥接
该
PD720130被设计来执行USB 2.0和ATA / ATAPI之间的桥梁。该
PD720130符合规定
通用串行总线规范2.0修订版全速/高速信令和工程高达480 Mbps 。该
PD720130是集成的CISC处理器， ATA / ATAPI控制器，终端控制器（EPC），串行接口引擎
（ SIE ）和USB2.0收发器集成到一个芯片。
USB2.0的协议和类特定的协议（仅散装
协议）通过USB2.0收发器， SIE ，和EPC处理。和传输层是由V30MZ CISC执行
处理器，其是在
PD720130 。的软件来控制
PD720130坐落在一个嵌入式ROM 。在
今后，该
PD720130将被释放，以支持外部闪存/ EEPROM 选项更新功能
通过固件。
详细的功能说明在下面的用户手册。请务必在设计前阅读本手册。
PD720130用户手册： S16412E
特点
符合通用串行总线规范2.0修订版（数据速率480分之12 Mbps的）
符合ATA / ATAPI - 6 （ LBA48 ， PIO模式04 ，多字DMA模式0-2 ， Ultra DMA模式0-4 ）
USB2.0高速总线供电设备能力
认证通过USB实施者论坛和授予USB 2.0高速标识（ TID ： 40320125 ）
一个高速USB2.0收发器/接收器全速收发器/接收器
USB2.0高速和全速数据包协议序器（串行接口引擎）
自动调频断言和全速/高速模式改变
USB复位，挂起和恢复信号检测
支持IDE设备如CD - ROM和硬盘驱动器的功率控制功能
支持设置功能（ TEST_MODE ）功能
系统时钟为30 MHz的震荡器产生
2.5 V和3.3 V电源供电
订购信息
产品型号
包
100引脚塑料TQFP （细间距） （ 14
×
14)
100引脚塑料TQFP （细间距） （ 14
×
14)
PD720130GC-9EU
PD720130GC-9EU-SIN
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查
供应及其他信息。
一号文件S16302EJ3V0DS00 （第3版）
发布日期2003年6月NS CP （ K）
日本印刷
商标
表示主要修改点。
2002
PD720130
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
引脚名称
V
DD25
V
DD33
XIN
XOUT
V
SS
RESETB
V
DD33
IRQ0
MD0
MD1
IDECS1B
IDECS0B
IDEA2
IDEA0
IDEA1
V
SS
IDEINT
IDEDAKB
IDEIORDY
IDEIORB
TEST0
TEST1
TEST3
V
DD33
V
DD25
PIN号
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
引脚名称
V
SS
IDEIOWB
IDEDRQ
IDED15
IDED0
V
DD33
IDED14
IDED1
IDED13
IDED2
V
DD25
V
SS
IDED12
IDED3
IDED11
IDED4
IDED10
V
DD33
IDED5
IDED9
IDED6
IDED8
IDED7
IDERSTB
V
SS
PIN号
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
引脚名称
V
DD25
V
DD33
GPIO7
GPIO6
GPIO5
GPIO4
GPIO3
GPIO2
GPIO1
V
SS
GPIO0
PIO15
PIO14
DCC
DV1
DV0
V
SS
SPD
中图分类号
PWR
CMB_BSY
PIO5
CMB_STATE
V
DD33
V
DD25
PIN号
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
引脚名称
V
SS
DPC
SDA
SCL
TEST2
V
DD25
RPU
V
DD25
V
SS
RSDP
DP
V
DD33
DM
RSDM
V
SS
AV
DD25
AV
SS
RREF
AV
SS
(R)
AV
DD25
AV
SS
V
DD25
VBUS
SMC
V
SS
备注
AV
SS
（R ），应使用通过2.43 kΩ的1 ％精密基准电阻连接RREF 。
4
数据表S16302EJ3V0DS
PD720130
1.
销信息
(1/2)
引脚名称
I / O
缓存类型
活跃
水平
功能
XIN
XOUT
RESETB
MD（ 1：0 ）
IDECS （1： 0）乙
IDEA （2 ：0）
IDEINT
IDEDAKB
IDEIORDY
IDEIORB
IDEIOWB
IDEDRQ
IDED （15 ：0）
IDERSTB
DCC
DV（ 1：0 ）
中图分类号
PWR
CMB_BSY
CMB_STATE
DPC
SDA
SCL
VBUS
DP
DM
RSDP
RSDM
RPU
RREF
SPD
SMC
试验（3 ：0）
I
O
I
I
O（ I / O）
O（ I / O）
我（ I / O）
O（ I / O）
我（ I / O）
O（ I / O）
O（ I / O）
我（ I / O）
I / O
O（ I / O）
我（ I / O）
我（ I / O）
我（ I / O）
我（ I / O）
O（ I / O）
我（ I / O）
O（ I / O）
I / O
I / O
I
I / O
I / O
O
O
A
A
我（ I / O）
I
I
2.5 V输入
2.5 V输出
3.3 V施密特输入
3.3 V输入
可承受5V电压输出
可承受5V电压输出
5 V容限输入
可承受5V电压输出
5 V容限输入
可承受5V电压输出
可承受5V电压输出
5 V容限输入
5 V容限I / O
可承受5V电压输出
3.3 V输入
3.3 V输入
3.3 V输入
3.3 V输入
3.3 V输出
3.3 V输入
3.3 V输出
3.3 V的I / O
3.3 V的I / O
5 V施密特输入
记
USB高速D + I / O
USB高速D- I / O
USB全速D +输出
USB全速D-输出
USB上拉控制
类似物
3.3 V输入
3.3 V输入
3.3 V输入
低
高
低
高
低
低
高
低
低
在系统时钟输入或振荡器
振荡器出来
异步复位信号
功能模式设置
IDE主芯片选择
IDE地址总线
IDE从设备到主机的中断请求
IDE DMA应答
IDE IO通道准备就绪
IDE IO读选通
IDE IO写选
从设备到主机的IDE DMA请求
IDE数据总线
从主机到设备的IDE复位
IDE控制器的操作模式设置
设备选择
系统时钟设定
总线供电/自供电的选择
组合IDE总线忙
组合IDE总线状态
功率控制信令的IDE设备
串行ROM数据信号
串行ROM的时钟信号
VBUS监视
USB的高速D +信号
USB的高速D-信号
USB的全速D +信号
USB的全速D-信号
USB的1.5 kΩ的上拉电阻控制
参考电阻
NEC专用
扫描模式控制
测试模式的设置
记
VBUS引脚可被用于监视VBUS线即使V
DD33
, V
DD25
和AV
DD25
被关闭。系统必须
确保用于VBUS引脚的输入电压电平小于3.0V，由于在绝对最大额定值是
不超标。
数据表S16302EJ3V0DS
5
QQ：2881677436 复制
