数据表
MOS集成电路
μ
PD720114
ECOUSB
TM
系列
USB 2.0集线器控制器
该
μ
PD720114是符合通用串行总线（ USB ）规范修订版USB 2.0集线器设备
2.0工程和高达480 Mbps 。兼容USB 2.0收发器集成了对上游和下游的所有端口。
该
μ
PD720114工作向后兼容任何时候的下游端口中的任何一个都连接到USB 1.1
兼容设备时，或在上游端口被连接到USB 1.1兼容的主机。
详细的功能说明在下面的用户手册。请务必在设计前阅读本手册。
μ
PD720114用户手册： S17463E
特点
符合通用串行总线规范修订版2.0 （数据传输率1.5 / 12 / 480Mbps的）
高速或全速数据包协议编曲的端点0/1
4 （最大）下行端口
低功耗（ 10
μ
在空闲状态时，一个轮毂149毫安时的所有部件HS模式下运行）
所有下行端口可处理高速（ 480 Mbps）的全速（ 12 Mbps）和低速（1.5
Mbps）的交易。
支持拆分事务处理全速和低速交易的下行端口时，
集线器控制器工作在高速模式。
每个轮毂和一个事务翻译支持四种非周期缓冲
支持自供电和总线供电模式
支持单个或全球过电流检测和个别或成组的功率控制
支持与LED下游端口状态
由I / O引脚配置支持非移动设备
支持能源之星电脑外围系统
芯片RPU ， RPD电阻和稳压器（核心逻辑）
使用30 MHz晶体
3.3 V电源
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
并非所有的产品和/或型号都向每个国家供应。请与NEC电子签
销售代表查询产品供应及其他信息。
一号文件S17462EJ4V0DS00 （第4版）
发布日期2007年NS月
日本印刷
标记"<R>"表示主要修改点。
2005
μ
PD720114
APLL
ALL_TT
：产生集线器的所有时钟。
：翻译的高速交易（交易分）全/低速设备
全/低速交易。
ALL_TT缓冲从数据传送任
上行或下行方向。对于OUT事务， ALL_TT缓冲区数据
上游端口和速度之后，将其送出到下行端口
从高速转变到全/低速。对于IN事务， ALL_TT缓冲
从下游端口的数据并将其发送到上行方向的风口
从全/低速速度转换到高速。
CDR
DPC
DP （ n）的_PHY
EP0
EP1
F_TIM （帧定时）
：数据&时钟恢复电路
：下行端口控制器处理端口复位，启用，禁用，暂停和
简历
：下行收发器支持高速（ 480 Mbps）的全速（ 12 Mbps）和
低速（ 1.5 Mbps）的交易
：端点0控制器
：端点1控制器
：通过使用设置在上游侧接收到的微SOF管理集线器的同步
端口，并产生当全/低速设备连接到SOF包
FS_REP
OSB
2.5V REG
SERDES
SIE_2H
UP_PHY
UPC
下行端口。
：全速/低速中继器启用时，
μ
PD720114是在全速工作
模式
：振荡器模块
：片上2.5V稳压器
：串行器和解串
：串行接口引擎（ SIE ）控制USB2.0和1.1协议编曲。
：上游收发器支持高速（ 480 Mbps）的全速（ 12 Mbps）的
交易
：上行端口控制器处理挂起和恢复
数据表S17462EJ4V0DS
3
μ
PD720114
引脚配置（顶视图）
48引脚塑封TQFP （细间距） （ 7
×
7)
<R>
μ
PD720114GA-9EU-A
μ
PD720114GA-YEU-A
V
DD33REG
VBUSM
CSB1
PPB1
CSB2
PPB2
V
SS
CSB3
PPB3
CSB4
PPB4
SYSRSTB
48 47 46 45 44 43 42 41 40 39 38 37
V
DD25OUT
V
SSREG
LED4
LED3
LED2
LED1
绿色
AMBER
V
DD33
X1
X2
V
DD25
1
2
3
4
5
6
7
8
9
10
11
12
13 14 15 16 17 18 19 20 21 22 23 24
36
35
34
33
32
31
30
29
28
27
26
25
V
SS
DP4
DM4
V
DD25
DP3
DM3
V
DD33
DP2
DM2
V
SS
DP1
DM1
4
BUS -B
TEST
RREF
AV
SS
(R)
AV
DD
AV
SS
AV
DD
V
DD33
DMU
DPU
V
SS
V
DD25
数据表S17462EJ4V0DS
μ
PD720114
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
引脚名称
V
DD25OUT
V
SSREG
LED4
LED3
LED2
LED1
绿色
AMBER
V
DD33
X1
X2
V
DD25
PIN号
13
14
15
16
17
18
19
20
21
22
23
24
引脚名称
BUS -B
TEST
RREF
AV
SS
(R)
AV
DD
AV
SS
AV
DD
V
DD33
DMU
DPU
V
SS
V
DD25
PIN号
25
26
27
28
29
30
31
32
33
34
35
36
引脚名称
DM1
DP1
V
SS
DM2
DP2
V
DD33
DM3
DP3
V
DD25
DM4
DP4
V
SS
PIN号
37
38
39
40
41
42
43
44
45
46
47
48
引脚名称
SYSRSTB
PPB4
CSB4
PPB3
CSB3
V
SS
PPB2
CSB2
PPB1
CSB1
VBUSM
V
DD33REG
备注
AV
SS
（R ），应使用通过2.43 kΩ的1 ％精密基准电阻连接RREF 。
数据表S17462EJ4V0DS
5
QQ：2880707522 复制
