数据表
MOS集成电路
PD63310
立体声音效CODEC
该
PD63310是LSI是具有两个通道，每个通道的片上16位ADC和DAC电路的相互转换
数字信号和音频信号之间（具有24 kHz的最大信号带宽）。
模拟信号输入块允许四种不同的立体声信号混合输入和一个单声道信号，并且将
各信号的音量可以混合之前进行控制。该
PD63310还设有两个片上的麦克风放大器
（麦克放大器）和增益是可调的1030分贝。
该模拟信号输出块允许模拟信号输出由DAC和四个不同的立体声混合输出
模拟信号，并且每个信号的音量可以混合之前进行控制。
数字音频信号I / O模块支持的音频应用（二进制补码， MSB优先），一个串行接口。
A 6 - bit并行端口，从用于各种音量设置，使用音量设置可选的（在1.5 dB步进） -
46.5分贝为0 dB，以及一个静音设置。
特点
每两个渠道
Σ
型ADC和DAC
片上混频电路模拟量I / O模块
低噪声麦克风放大器的两个声道芯片
片上参考电压电源（ 1.4 V TYP 。 ）
ADC和DAC的数字滤波器的特性
通带纹波
:
±0.1
分贝（ 0 0.454飞秒），用于ADC和DAC
阻带衰减75分贝（ 0.546 FS或以上）的ADC和DAC
采样频率（ fs的） ： 248千赫（256 - fs的主时钟是从外部源输入）
低电压工作： +3至+ 5.5V单电源供电
宽工作环境温度： -20 + 80°C
低功耗： 120毫瓦（采用3 V电源时） ， 250兆瓦（采用5 V电源时）
80引脚塑料TQFP
推荐用途
语音识别系统，包括车载导航系统
PC音响系统
订购信息
产品型号
包
80引脚塑封TQFP （细间距） （ 12
×
12 mm)
PD63310GK-9EU
本文档中的信息如有更改，恕不另行通知。
一号文件S11319EJ7V0DS00 （第7版）
发布日期1998年10月 CP （ K）
日本印刷
商标
表示主要修改点。
1996
PD63310
引脚配置（顶视图）
80引脚塑封TQFP （细间距） （ 12
×
12 mm)
PD63310GK-9EU
AGND1
AGND2
AGND3
超微细活氧
MICNR
MICPR
VRRO
VXRO
VRLO
VXLO
VRRI
VXRI
Vrli
VXLI
NC
NC
NC
NC
NC
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61
IN1R
IN2R
IN3R
IN4R
IN5
IN4L
IN3L
IN2L
IN1L
NC
NC
NC
NC
NC
NC
MICOL
MICNL
MICPL
RBW
OEB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
AV
DD
AGND4
AGND5
OUTL
DACL
OUTR
DACR
NC
NC
NC
NC
NC
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DGND2
DGND1
WB
TEST1
TEST2
RSTB
LRCLK
SO
NC
NC
NC
NC
NC
NC
CSB
SELR
MCLK
BCLK
DV
DD
NC
RB
SI
NC
3
PD63310
引脚功能
(1/3)
引脚数
1
2
3
4
5
6
7
8
9
10-15
16
17
18
19
引脚名称
IN1R
IN2R
IN3R
IN4R
IN5
IN4L
IN3L
IN2L
IN1L
NC
MICOL
MICNL
MICPL
RBW
I / O
I
I
I
I
I
I
I
I
I
—
O
I
I
O
功能
右声道模拟音频信号输入端子1
R信道的模拟音频信号输入端子2
R信道的模拟音频信号输入端子3
R信道的模拟音频信号输入端子4
模拟音频信号（单声道）的输入管脚。该通道接收音频输入
被输入到这两个芯片上的左声道和右声道。
L信道的模拟音频信号输入端子4
L信道的模拟音频信号输入端子3
L信道的模拟音频信号输入端子2
左声道模拟音频信号输入端子1
无连接
L型通道话筒放大器输出引脚。如果不被使用的L信道麦克风放大器，
将此引脚连接到MICNL引脚。
L型通道话筒放大器反相输入引脚。如果L-通道话筒放大器是不是被
使用，将此引脚连接到MICOL引脚。
L型通道话筒放大器的同相输入引脚。如果L-通道话筒放大器不
使用时，将此引脚连接到VXLO引脚。
输出引脚信号，指定公交车司机的方向。输出是在
高电平时DATA5到DATA0是输入管脚和处于低电平时
DATA5到DATA0输出引脚。如果不使用，悬空。
总线驱动器使能信号输出引脚。当输入到DATA5到DATA0数据
使能时，输出为低电平。如果不使用，悬空。
无连接
输入引脚并行接口的数据写信号。用于低电平输入
信号时，地址被写入到该卷设定寄存器和时
数据被写入。
输入引脚并行接口的数据读取信号。用于低电平输入
信号时，数据被从卷设置寄存器读出。
输入引脚并行接口的片选信号。低电平有效。当
输入信号为高电平时， DATA5到DATA0都为高阻抗状态。
输入引脚的信号，指定并行数据输入和目标寄存器
输出。指定的地址寄存器，当输入信号为低电平时，
或数据寄存器，当输入信号是高电平。
测试模式设置引脚。这些引脚设置为高电平的测试模式中时。
当不使用（即，在正常操作模式） ，连接这些引脚
GND 。
29
RSTB
I
复位信号输入引脚。复位时出现一个低脉冲（ 1个脉冲宽度/
（ 8 FS ）或更高版本）是在开始后的MCLK输入。当复位的情况下，
必要的不仅是电，而且干扰在发生
由于更改F主时钟
S
（采样频率） 。当输入为低电平
电平，电源关断模式被设定，以降低功耗。
30
NC
—
无连接
20
21, 22
23
OEB
NC
WB
O
—
I
24
25
26
RB
CSB
SELR
I
I
I
27, 28
TEST1 ， TEST2
I
4
PD63310
(2/3)
引脚数
31
32
引脚名称
MCLK
LRCLK
I / O
I
O
功能
主时钟输入引脚。用于256 - fs的时钟输入（占空比： 40 ％至60％ ） 。
串行接口的帧同步时钟输出引脚。
用于左声道的数据I / O时， LRCLK =低电平
用于右声道的数据I / O时， LRCLK =高电平
33
BCLK
O
串行接口的位同步时钟输出引脚。
用于从SI音频数据的I / O和SO与BCLK同步。 BCLK是
在片上产生的MCLK除以8 。
34
35
36
37
38-40
41, 42
43-48
49-53
54
55
56
57
58, 59
60
61, 62
63
64
65
66
67
68
69
70
SI
NC
SO
DV
DD
NC
DGND1 ， DGND2
DATA5-DATA0
NC
DACR
OUTR
DACL
OUTL
AGND5 ， AGND4
AV
DD
NC
VRRI
VRRO
Vrli
VRLO
VXRI
VXRO
VXLI
NC
I
—
O
—
—
G
I / O
—
O
O
O
O
G
—
—
I
O
I
O
I
O
I
—
串行接口的数据输入引脚。用于串行输入（带同步
BCLK的音频数据（二进制补码， MSB优先）的） 。
无连接
串行接口的数据输出引脚。用于串行输出（带有同步
BCLK的音频数据（二进制补码， MSB优先）的） 。
数字电源引脚。用于输入电压范围的3至5.5 V.
无连接
数字接地引脚。
并行数据I / O引脚。用于地址数据和音量的输入/输出
设置数据。
无连接
R-通道DAC输出引脚。当此引脚使用时，右声道DAC输出
无论音量设置的可无衰减监测。
R信道的模拟音频输出端子。
L型通道DAC输出引脚。当此引脚使用时，左声道DAC输出
无论音量设置的可无衰减监测。
L信道的模拟音频输出端子。
模拟接地引脚。
模拟电源引脚。用于输入电压范围的3至5.5 V.
无连接
参考电压输入引脚R-通道DAC 。该引脚通常连接
到VRRO引脚。
参考电压输出引脚R-通道DAC 。输出为1.4 V（典型值） 。
通过连接一个旁路电容到模拟地。
参考电压输入引脚L型通道DAC 。该引脚通常连接
到VRLO引脚。
参考电压输出引脚L型通道DAC 。输出为1.4 V（典型值） 。
通过连接一个旁路电容到模拟地。
参考电压输入引脚R-通道ADC 。该引脚通常连接
到VXRO引脚。
参考电压输出引脚R-通道ADC 。输出为1.4 V（典型值） 。
通过连接一个旁路电容到模拟地。
参考电压输入引脚L型通道ADC 。该引脚通常连接
到VXLO引脚。
无连接
5
QQ：2880707522 复制
