数据表
PD488448的牧师P
128 M位直接Rambus的DRAM
MOS集成电路
描述
直接的Rambus DRAM （ RDRAM直销
）是一个通用的高性能的存储装置适合于
在范围广泛的应用程序使用，包括计算机存储器，图形，视频，以及任何其他应用程序，其中
高带宽和低延迟是必需的。
该
PD488448是128M位直接的Rambus DRAM（ RDRAM
） ，组织为8M字×16位。
采用RAMBUS信号级（ RSL ）技术允许同时使用600 MHz至800 MHz的传输速率
传统的系统和电路板设计技术。直接RDRAM设备能够持续数据传输
每两个字节（每个字节16 10纳秒）1.25纳秒。
对了Direct RDRAM的结构允许的最高持续带宽为多，同时随机
寻址的存储器事务。独立的控制和数据总线具有独立的行和列控
产量95％以上的公交车的效率。直接RDRAM的32银行支持多达四个同时交易。
移动，图形和大容量内存系统体系化的特点包括电源管理，字节
屏蔽。
该
PD488448提供适合于桌面水平的CSP封装，以及低调的附加卡和
移动应用程序。了Direct RDRAM从2.5伏电源供电。
特点
每个DRAM器件的最高持续带宽
- 1.6 GB / s的持续数据传输率
- 独立的控制与数据总线的效率最大化
- 独立的行和列的控制总线，便于调度和最高性能
- 32银行：四笔交易可以在全带宽的数据速率同时进行
低延迟特性
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 多种低功耗状态允许功耗随时间的变化灵活地过渡到工作状态
- 掉电自刷新
过载电流模式
组织： 1 KB页和32银行， ×16
采用RAMBUS信号级（ RSL）达800 MHz运行
封装： 62引脚FBGA TAPE （
BGA
）和62引脚塑料FBGA （D BGA
（模具尺寸球栅阵列） ）
2
本文档中的信息如有更改，恕不另行通知。使用本文档，请前
证实，这是最新版本。
不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查
供应及其他信息。
一号文件M14837EJ3V0DS00 （第3版）
发布日期2000年8月NS CP （ K）
日本印刷
商标
表示主要修改点。
2000
PD488448的牧师P
订购信息
产品型号
组织
记
时钟频率
（ MAX 。 ）
RAS访问时间
（纳秒）
53
45
45
53
45
45
53
45
45
53
45
45
62引脚塑料FBGA （D
2
BGA ）
（镜像型）
62引脚塑料FBGA （D
2
BGA ）
（普通型）
62引脚FBGA TAPE （
BGA ）
（镜像型）
62引脚FBGA TAPE （
BGA ）
（普通型）
包
PD488448FF-C60-53-DQ1
PD488448FF-C71-45-DQ1
PD488448FF-C80-45-DQ1
PD488448FF-C60-53-DQ2
PD488448FF-C71-45-DQ2
PD488448FF-C80-45-DQ2
PD488448FB-C60-53-DQ1
PD488448FB-C71-45-DQ1
PD488448FB-C80-45-DQ1
PD488448FB-C60-53-DQ2
PD488448FB-C71-45-DQ2
PD488448FB-C80-45-DQ2
256K ×16× 32S
600兆赫
711兆赫
800兆赫
600兆赫
711兆赫
800兆赫
600兆赫
711兆赫
800兆赫
600兆赫
711兆赫
800兆赫
记
在“ 32S ”标识表示该RDRAM的核心由32个银行的使用“拆分”银行
体系结构。
2
数据表M14837EJ3V0DS00
PD488448的牧师P
销刀豆网络gurations
62引脚FBGA TAPE （
BGA ）（普通型）
62引脚塑料FBGA （D
2
BGA ）（普通型）
顶视图
球查看
12
11
10
9
8
7
6
5
4
3
2
1
A B C D E F G H J
歼轰G F E D C B A
12
11
10
9
8
7
6
5
4
3
2
1
12
11
10
9
8
7
6
5
4
3
2
1
GND
V
DD
V
DD
GND
GND
V
DD
V
DD
GND
12
11
DQA7 DQA4 CFM CFMN RQ5
GND
V
DD
GND GNDA
V
DD
RQ6
RQ3 DQB0 DQB4 DQB7
GND
V
DD
V
DD
GND
DQB7 DQB4 DQB0 RQ3
GND
V
DD
V
DD
GND
RQ5 CFMN CFM DQA4 DQA7
V
DD
RQ6
GNDA GND
V
DD
GND
10
9
8
7
6
CMD DQA5 DQA2 V
DD
a
RQ2 DQB1 DQB5 SIO1
SIO1 DQB5 DQB1 RQ2
V
DD
一个DQA2 DQA5 CMD
SCK DQA6 DQA1 V
REF
V
CMOS
GND
V
DD
GND
RQ7
GND
RQ1 DQB2 DQB6 SIO0
V
DD
RQ4
GND
GND V
CMOS
SIO0 DQB6 DQB2 RQ1
V
CMOS
GND
GND
V
DD
RQ4
RQ7
GND
V
REF
DQA1 DQA6 SCK
GND
V
DD
GND V
CMOS
5
4
3
2
NC
记
DQA3 DQA0 CTMN CTM
RQ0 DQB3 NC
记
NC
记
DQB3 RQ0
CTM CTMN DQA0 DQA3 NC
记
GND
V
DD
V
DD
GND
GND
V
DD
V
DD
GND
1
A
B
C
D
E
F
G
H
J
J
H
G
F
E
D
C
B
A
记
一些信号可以被应用，因为该管脚没有连接到该芯片的内侧。
数据表M14837EJ3V0DS00
3
PD488448的牧师P
62引脚FBGA TAPE （
BGA ） （镜像型）
62引脚塑料FBGA （D
2
BGA ） （镜像型）
顶视图
球查看
12
11
10
9
8
7
6
5
4
3
2
1
A B C D E F G H J
歼轰G F E D C B A
12
11
10
9
8
7
6
5
4
3
2
1
12
11
10
9
8
7
6
5
4
3
2
1
GND
V
DD
V
DD
GND
GND
V
DD
V
DD
GND
12
11
NC
记
DQA3 DQA0 CTMN CTM
V
DD
GND
GND
RQ7
RQ4
V
DD
RQ0 DQB3 NC
GND
记
NC
记
DQB3 RQ0
GND
RQ4
V
DD
CTM CTMN DQA0 DQA3 NC
GND
RQ7
GND
V
DD
记
10
9
8
7
6
V
CMOS
GND
GND V
CMOS
V
CMOS
GND
GND V
CMOS
SCK DQA6 DQA1 V
REF
RQ1 DQB2 DQB6 SIO0
SIO0 DQB6 DQB2 RQ1
V
REF
DQA1 DQA6 SCK
CMD DQA5 DQA2 V
DD
a
GND
V
DD
GND GNDA
RQ6
V
DD
RQ2 DQB1 DQB5 SIO1
GND
V
DD
V
DD
GND
SIO1 DQB5 DQB1 RQ2
GND
V
DD
V
DD
GND
RQ6
V
DD
V
DD
一个DQA2 DQA5 CMD
GNDA GND
V
DD
GND
5
4
3
2
DQA7 DQA4 CFM CFMN RQ5
RQ3 DQB0 DQB4 DQB7
DQB7 DQB4 DQB0 RQ3
RQ5 CFMN CFM DQA4 DQA7
GND
V
DD
V
DD
GND
GND
V
DD
V
DD
GND
1
A
B
C
D
E
F
G
H
J
J
H
G
F
E
D
C
B
A
记
一些信号可以被应用，因为该管脚没有连接到该芯片的内侧。
4
数据表M14837EJ3V0DS00
PD488448的牧师P
引脚说明
信号
SIO0 ， SIO1
输入/输出
TYPE
#pins
2
描述
串行输入/输出。的标签以使用从读出和写入到控制寄存器
一个串行存取协议。也可用于电源管理。
CMD
输入
CMOS
Note1
1
指令输入。与SIO0和SIO1一起用于从读取标签
并写入到控制寄存器。也可用于电源管理。
SCK
输入
CMOS
Note1
1
串行时钟输入。用于读取和写入到所述控制时钟源
寄存器。
V
DD
V
DDA
V
CMOS
GND
GND
a
DQA7..DQA0
输入/输出
RSL
Note2
10
1
2
13
1
8
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节答八个引脚携带的读取或写入的数据的字节
渠道和RDRAM 。
CFM
输入
RSL
Note2
输入/输出CMOS
Note1
1
时钟的主。接口时钟用于从接收的RSL信号
通道。正极性。
CFMN
输入
RSL
Note2
1
时钟的主。接口时钟用于从接收的RSL信号
通道。负极性。
V
REF
CTMN
输入
RSL
Note2
1
1
逻辑阈值参考电压为RSL的信号。
时钟掌握。接口时钟用于传输RSL信号通道。
负极性。
CTM
输入
RSL
Note2
1
时钟掌握。接口时钟用于传输RSL信号通道。
正极性。
RQ7..RQ5或
ROW2..ROW0
RQ4..RQ0或
COL4..COL0
DQB7..DQB0
输入
RSL
Note2
3
行访问控制。三个销含有控制和地址信息
行访问。
输入
RSL
Note2
5
列访问控制。五个引脚含有控制和地址信息
列的访问。
输入/输出
RSL
Note2
8
数据字节B.八个引脚携带的读取或写入的数据的字节
渠道和RDRAM 。
NC
每包的总针数
2
62
这些管脚没有连接到该芯片的内侧。
注意事项1.所有
CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
2.All
RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
数据表M14837EJ3V0DS00
5
QQ：2881677436 复制
