数据表
MOS集成电路
PD4704
延长8位向上/向下计数器
CMOS集成电路
描述
该
PD4704是8位向上/向下计数器延长
PD4702增量式编码器计数。他们的表现
上/使用一个8位宽度与向下计数
PD4702进位或借信号作为输入。此外,一个进位输出
和借位输出还提供了用于计数宽度的进一步扩展,从而使扩展将被执行
在8位。
特点
8位加/减计数器延期
PD4702
计数数据输出控制(锁存和三态输出)
扩展携带和借鉴输出
CMOS ,采用+5 V单电源
引脚名称
Up
下
RESET
机顶盒
OE
CD
0-7
携带
:向上计数输入
:向下计数输入
:计数器复位输入
:锁存选通信号输入
:输出控制信号输入
:计数数据输出
:进位脉冲输出
引脚配置(顶视图)
RESET
A
B
NC
CD
0
CD
1
CD
2
CD
3
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DD
携带
借
机顶盒
OE
CD
7
CD
6
CD
5
CD
4
NC
借:借位脉冲输出
订购信息
产品型号
包
20引脚塑料DIP
20引脚塑料SOP
( 300密耳)
( 300密耳)
NC
V
SS
PD4704C
PD4704G
文件编号IC- 3305A (第2版)
( O. D.编号IC- 8762B )
发布日期1997年P月
日本印刷
1993
PD4704
框图
RESET
A
相
区别
边缘检测
B
8位加/减计数器
携带
借
8位锁存器
三态输出
机顶盒
OE
CD
0–7
引脚功能
引脚名称
Up
下
D
0至7
输入/输出
输入
功能
向上计数&倒计数信号的输入引脚
伯爵是对信号的上升进行。
产量
(3-state)
产量
产量
输入
(施密特)
输入
输入
算数据输出引脚。激活时, OE为“L” ,高阻抗输出,当OE
为“H” 。
8位计数器的进位信号输出引脚(低电平有效)
8位计数器的借位信号输出引脚(低电平有效)
8位计数器的复位信号输出引脚
计数器复位时,该引脚为“H” 。
计数数据的输出控制信号输入端子
计数器数据输出锁存信号。数据被锁存STB的秋天,并同时举行
STB变为“L” 。
电源输入端子
接地引脚
携带
借
RESET
OE
机顶盒
V
DD
GND
2
PD4704
1,说明经营状况
( 1 )计数操作
该
PD4704被设计成8位的升/降计数器,用于延伸部的
PD4702 。第一级进位输出
被连接到的UP(向上)输入
PD4704 ,并且类似地,借输出端连接到DOWN输入。一
计数上增加输入或向下输入的上升沿执行。
如果
PD4704是要单独使用,而无需连接到所述
PD4702 ,无论是向上还是向下必须"H" 。
如果一个计数脉冲输入到向上或向下,而另一个是"L" ,计数值可能改变。
( 2 )锁存操作
一个RS触发器被插入闩锁电路的输入,如图所示。 1 ,而当STB被从"H"变为"L"
而向上或向下输入是"L" ,内部锁存信号STB '保持在"H"直至计数操作的结束。
因此,在计数操作期间,不进行锁存。如果STB从"H"变为"L"吨
SUDSTB1
( 40纳秒)或
向上或向下的下降沿之后越多,计数后的数据被锁存,如果STB从"H"变为"L"内
t
SUDSTB2
( 10纳秒)向上或向下的下降沿之后,则相反地,预计的数据进行锁存。
因为谨慎是必需的,当UP或DOWN是"L" (在计数操作期间) ,锁存器运转待机
即使STB被从"H"变为"L" ,因此如果一个复位被执行的锁存器的内容也将被复位(见
图。图2和3 ) 。
图。 1 STB输入电路
从UP / DOWN电路
计数时钟
STB “
机顶盒
4
PD4704
图。 STB之间的时间和计数值2的关系
上/下
机顶盒
t
SUDSTB1
t
SUDSTB2
预计数值锁存
后计数值锁存
无论是前或后的计数值锁存
图。 3 STB和复位时序
上/下
t
SUDSTB1
t
DUDCD
RESET
机顶盒
如果机顶盒从"H"变为"L"和一个复位
在此期间执行时,该锁存器也被重置。
( 3 )开展&借位输出
如果计数器执行递增计数操作时的计数值是0FF
H
,低电平有效脉冲被输出到
携带输出(脉冲宽度是大致相同的向上或向下的脉冲低电平期间) 。类似地,如果计数器
执行递减计数操作,当计数值为00
H
,低电平有效脉冲被输出到输出借位。
借位脉冲输出的同时,如果执行一个递减操作,而RESET是"H" (复位时) ,以及
因此,当一
PD4704加入,复位,必须在同一时间执行。
5